晶圓級(jí)射頻測(cè)試

IC芯片的晶圓級(jí)射頻測(cè)試

對(duì)于超薄介質(zhì)，由于存在大的漏電和非線性，通過標(biāo)準(zhǔn)I-V和C-V測(cè)試不能直接提取氧化層電容(Cox)。然而，使用高頻電路模型則能夠精確提取這些參數(shù)。隨著業(yè)界邁向65nm及以下的節(jié)點(diǎn)，對(duì)于高性能/低成本數(shù)字電路，RF電路，以及模擬/數(shù)?；旌想娐分械钠骷?，這方面的挑戰(zhàn)也在增加。