-
浮點LMS算法的FPGA實現(xiàn)
浮點LMS算法的FPGA實現(xiàn)
-
高速流水線浮點加法器的FPGA實現(xiàn)
本工程設計完全符合IP核設計的規(guī)范流程，而且完成了Verilog HDL建模、功能仿真、綜合、時序仿真等IP核設計的整個過程，電路功能正確。實際上，本系統(tǒng)在布局布線后，其系統(tǒng)的最高時鐘頻率可達80MHz。雖然使用浮點數(shù)會導致舍入誤差，但這種誤差很小，可以忽略。實踐證明，本工程利用流水線結構，方便地實現(xiàn)了高速、連續(xù)、大數(shù)據(jù)量浮點數(shù)的加法運算，而且設計結構合理，性能優(yōu)異，可以應用在高速信號處理系統(tǒng)中。
-
單精度浮點加法器的FPGA實現(xiàn)
摘 要：在FPGA上實現(xiàn)單精度浮點加法器的設計，通過分析實數(shù)的IEEE 754表示形式和IEEE 754單精度浮點的存儲格式，設計出一種適合在FPGA上實現(xiàn)單精度浮點加法運算的算法處理流程，依據(jù)此算法處理流程劃分的各個處理模塊
-
單精度浮點加法器的FPGA實現(xiàn)
摘 要：在FPGA上實現(xiàn)單精度浮點加法器的設計，通過分析實數(shù)的IEEE 754表示形式和IEEE 754單精度浮點的存儲格式，設計出一種適合在FPGA上實現(xiàn)單精度浮點加法運算的算法處理流程，依據(jù)此算法處理流程劃分的各個處理模塊
