-
MATLAB 算法面向 FPGA 的浮點定點轉(zhuǎn)換
AccelChip 公司（最近已被賽靈思公司收購）最近所做的一次調(diào)查顯示，53% 的回答者認(rèn)為浮點定點轉(zhuǎn)換是在FPGA 上實現(xiàn)算法時最困難的地方（圖 1）。 雖然 MATLAB 是一種強大的運算開發(fā)工具，但其許多優(yōu)點卻在浮點定點轉(zhuǎn)
-
浮點LMS算法的FPGA實現(xiàn)
引言LMS(最小均方)算法因其收斂速度快及算法實現(xiàn)簡單等特點在自適應(yīng)濾波器、自適應(yīng)天線陣技術(shù)等領(lǐng)域得到了十分廣泛的應(yīng)用。為了發(fā)揮算法的最佳性能，必須采用具有大動態(tài)范圍及運算精度的浮點運算，而浮點運算的運算步
-
基于SHARC 2147x處理器的浮點數(shù)字信號處理
浮點數(shù)字信號處理已成為精密技術(shù)的一貫需求，航空、工業(yè)機器和醫(yī)療保健等領(lǐng)域要求較高精度的應(yīng)用通常都有這個需求。醫(yī)療超聲設(shè)備是目前在用的最復(fù)雜的信號處理機器之一，并且逐漸向便攜式領(lǐng)域擴(kuò)展。其面
-
TMS320X28xx定點與浮點處理器比較
定點與浮點DSP的基本差異在于它們對數(shù)據(jù)的數(shù)字表示法不同。定點DSP硬件嚴(yán)格運行整數(shù)運算，而浮點DSP既支持整數(shù)運算又支持實數(shù)運算，后者以科學(xué)計數(shù)法進(jìn)行了標(biāo)準(zhǔn)化。字長為16位的定點DSP實現(xiàn)（Rovide）64K的精度，帶符
-
基于FPGA的高速流水線浮點乘法器設(shè)計
摘要：設(shè)計了一種支持IEEE754浮點標(biāo)準(zhǔn)的32位高速流水線結(jié)構(gòu)浮點乘法器。該乘法器采用新型的基4布思算法,改進(jìn)的4:2壓縮結(jié)構(gòu)和部分積求和電路,完成Carry Save形式的部分積壓縮,再由Carry Look-ahead加法器求得乘積。時
-
高速流水線浮點加法器的FPGA實現(xiàn)
0 引言 現(xiàn)代信號處理技術(shù)通常都需要進(jìn)行大量高速浮點運算。由于浮點數(shù)系統(tǒng)操作比較復(fù)雜，需要專用硬件來完成相關(guān)的操作(在浮點運算中的浮點加法運算幾乎占到全部運算操作的一半以上)，所以，浮點加法器是現(xiàn)代信號處理
-
具有浮點單元的32位AVR微控制器系列
愛特梅爾公司(Atmel® Corporation)在德國慕尼黑Electronica 2010展會上宣布推出首個帶有浮點單元(floating point unit, FPU)的32位AVR®微控制器(MCU)系列。新推出
-
高性能汽車和FPGA？——共同點比您想象得多
上世紀(jì)60年代以及70年代早期被認(rèn)為是“肌肉車”時代。這是從中端汽車設(shè)計采用大型發(fā)動機開始的。最著名的例子包括Chevelles、Fairlanes、GTO、442、Chargers和R
