為了避免同步RS觸發(fā)器的輸入信號(hào)同時(shí)為1,可以在S和R之間接一個(gè)“非門”,信號(hào)只從S端輸入,并將S端改稱為數(shù)據(jù)輸入端D,如圖15-8所示。這種單輸入的觸發(fā)器稱為同步D觸發(fā)器,也稱D鎖存器。 由圖可知,S=D,
由與非門構(gòu)成的同步RS觸發(fā)器如圖13-5(a)所示,其邏輯符號(hào)如圖13-5(b)所示。圖中門A和B構(gòu)成基本觸發(fā)器,門C和E構(gòu)成觸發(fā)引導(dǎo)電路。 由圖13-5(a)可見(jiàn),基本觸發(fā)器的輸入當(dāng)CP=0時(shí),不論S、R是什么,,的值都為1,由基本觸
標(biāo)簽:EPG SI數(shù)據(jù)實(shí)現(xiàn)EPG系統(tǒng)主要有以下幾個(gè)關(guān)鍵技術(shù):發(fā)端的SI數(shù)據(jù)的組織和生成,接收端SI數(shù)據(jù)的接收和解析,接收端SI數(shù)據(jù)庫(kù)的建立,EPG界面的顯示等。其中有些是用硬件實(shí)現(xiàn),如SI數(shù)據(jù)的接收和解析;有些則用軟件實(shí)
所謂觸發(fā)器的類轉(zhuǎn)換,就是用一個(gè)已有的觸發(fā)器去實(shí)現(xiàn)另一類型觸發(fā)器的功能。一般轉(zhuǎn)換要求示意圖如圖13-25所示。目的是求轉(zhuǎn)換邏輯,也就是求已有觸發(fā)器的激勵(lì)方程。常用的方法有兩種:公式法:通過(guò)比較觸發(fā)器的狀態(tài)轉(zhuǎn)移
基于VHDL的SDRAM接口設(shè)計(jì)
所謂觸發(fā)器的類轉(zhuǎn)換,就是用一個(gè)已有的觸發(fā)器去實(shí)現(xiàn)另一類型觸發(fā)器的功能。一般轉(zhuǎn)換要求示意圖如圖13-25所示。目的是求轉(zhuǎn)換邏輯,也就是求已有觸發(fā)器的激勵(lì)方程。常用的方法有兩種:公式法:通過(guò)比較觸發(fā)器的狀態(tài)轉(zhuǎn)移
為了避免同步RS觸發(fā)器的輸入信號(hào)同時(shí)為1,可以在S和R之間接一個(gè)“非門”,信號(hào)只從S端輸入,并將S端改稱為數(shù)據(jù)輸入端D,如圖15-8所示。這種單輸入的觸發(fā)器稱為同步D觸發(fā)器,也稱D鎖存器。 由圖可知,S=D,
由與非門構(gòu)成的同步RS觸發(fā)器如圖13-5(a)所示,其邏輯符號(hào)如圖13-5(b)所示。圖中門A和B構(gòu)成基本觸發(fā)器,門C和E構(gòu)成觸發(fā)引導(dǎo)電路。 由圖13-5(a)可見(jiàn),基本觸發(fā)器的輸入當(dāng)CP=0時(shí),不論S、R是什么,,的值都為1,由基本觸