本文主要基于芯片測試目的,針對外圍電路中的環(huán)路濾波器設計來進行討論,文中給出了一種簡單、易行的工程化計算方法和流程,并對其進行了驗證測試,測試結果滿足芯片測試的需要。這種方法已經(jīng)應用于多款
小數(shù)分頻頻率合成器在測試時必須外接一個環(huán)路濾波器電路與壓控振蕩器才能構成一個完整的鎖相環(huán)電路。其外圍電路中環(huán)路濾波器的設計好壞將直接影響到芯片的性能測試。以
摘要:對鎖相環(huán)環(huán)路濾波器進行簡單分析,對ADIsimPLL 3.1模擬軟件的功能特點做了簡要介紹,并利用仿真軟件對一款頻率合成器的環(huán)路濾波器進行仿真設計,結果表明該軟件在設計應用中方便快捷,能夠幫助設計出滿足指標
直擴導航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設計與實現(xiàn)
1、引言 掃頻信號發(fā)生器能產生頻率隨時間作均勻變化、等幅的正弦信號作為被測網(wǎng)絡的測試信號[1]。當?shù)确鶔哳l信號加于被測網(wǎng)絡或系統(tǒng)時,網(wǎng)絡或系統(tǒng)的輸出幅度將按自身的幅頻特性變化。從而,能夠測出被測網(wǎng)絡或系統(tǒng)
1、引言 掃頻信號發(fā)生器能產生頻率隨時間作均勻變化、等幅的正弦信號作為被測網(wǎng)絡的測試信號[1]。當?shù)确鶔哳l信號加于被測網(wǎng)絡或系統(tǒng)時,網(wǎng)絡或系統(tǒng)的輸出幅度將按自身的幅頻特性變化。從而,能夠測出被測網(wǎng)絡或系統(tǒng)