系統(tǒng)時(shí)鐘

基于ATmega48的微功耗電刺激器的設(shè)計(jì)

介紹了基于ATmega48單片機(jī)設(shè)計(jì)、用于動(dòng)物實(shí)驗(yàn)的電刺激實(shí)驗(yàn)器的硬件結(jié)構(gòu)和軟件設(shè)計(jì)要點(diǎn)。敘述了ATmega48的特點(diǎn)及其低功耗設(shè)計(jì)的方法，給出了電壓調(diào)整DC/DC電路以及輸出脈沖電路的實(shí)現(xiàn)與控制方法。

數(shù)字跑表原理

實(shí)例的內(nèi)容及目標(biāo)1．實(shí)例的主要內(nèi)容 本節(jié)通過Verilog HDL語言編寫一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以內(nèi)精確至百分之一秒的計(jì)時(shí)。 數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來實(shí)現(xiàn)

全新視頻系統(tǒng)時(shí)鐘電路模塊參考設(shè)計(jì)（NS）

采用FPGA設(shè)計(jì)SDH設(shè)備時(shí)鐘

介紹了一種采用FPGA設(shè)計(jì)的SDH設(shè)備時(shí)鐘的構(gòu)成及設(shè)計(jì)原理；并給出了相關(guān)的測試結(jié)果；測試結(jié)果表明該SDH設(shè)備時(shí)鐘完全滿足ITU-T G.813建議規(guī)范的各項(xiàng)時(shí)鐘指標(biāo)要求。

嵌入式實(shí)時(shí)操作系統(tǒng)PetOS設(shè)計(jì)與實(shí)現(xiàn)

嵌入式實(shí)時(shí)操作系統(tǒng)PetOS設(shè)計(jì)與實(shí)現(xiàn)

系統(tǒng)時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢

在所有電子系統(tǒng)中，時(shí)鐘相當(dāng)于心臟，時(shí)鐘的性能和穩(wěn)定性直接決定著整個(gè)系統(tǒng)的性能。典型的系統(tǒng)時(shí)序時(shí)鐘信號(hào)的產(chǎn)生和分配包含多種功能，如振蕩器源、轉(zhuǎn)換至標(biāo)準(zhǔn)邏輯電平的部件以及時(shí)鐘分配網(wǎng)絡(luò)