-
基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)
-
利用CoolRunner-II CPLD設(shè)計(jì)GPS系統(tǒng)
-
CoolRunner
器件的工作速度利靈活的內(nèi)部結(jié)構(gòu)往往是設(shè)計(jì)者在選擇器件時(shí)非常關(guān)心的因素，這些因素完全取決于邏輯器件的內(nèi)部結(jié)構(gòu)．CPLD的拓?fù)浣Y(jié)構(gòu)通常是一和“粗顆?！钡目偩€形式，即由較大邏輯塊結(jié)構(gòu)、內(nèi)部互連總線、輸入/輸出接口
-
CoolRunner-II器件:宏單元
在CoolRunner-II器件的每個(gè)功能塊中有16個(gè)獨(dú)立的宏單元，每個(gè)宏單元由觸發(fā)器、多路選擇器及時(shí)鐘資源等構(gòu)成，如圖1所示。 圖1 CoolRunner-II宏單元結(jié)構(gòu)宏單元中的觸發(fā)器可以構(gòu)成普通的觸發(fā)器、鎖存器和雙沿觸發(fā)器（D
-
CoolRunner-II器件:高級(jí)內(nèi)部互連矩陣
在CoolRunner-II器件中，高級(jí)內(nèi)部互連矩陣（Advanced Interconnect Matrix，AIM）用于CPLD內(nèi)部功能模塊之間的高速連接，可為每個(gè)功能模塊提供40個(gè)數(shù)據(jù)輸入通道及16個(gè)全局控制信號(hào)。此外，每個(gè)功能模塊中的16個(gè)宏單元
-
CoolRunner-II器件：輸入／輸出模塊
輸入／輸出模塊(I/O Block)用于實(shí)現(xiàn)功能模塊與輸入/輸出引腳之間的連接。與其他廠家的CPLD相比，CoolRunner-II器件的輸入/輸出特性包括速度、功耗及接口標(biāo)準(zhǔn)等方面都有較大的改進(jìn)和提高，特別是至少兩個(gè)Bank的分塊結(jié)
-
Coo1Runner-Ⅱ器件：外部信號(hào)
Coo1Runner-Ⅱ器件外部信號(hào)從引腳進(jìn)入器件后通過輸入/輸出模塊級(jí)內(nèi)部互連矩陣AIM從AIM再分配到各個(gè)功能模塊。在整個(gè)過程中都需要附加額外的延遲 真延遲的多少取決于信號(hào)傳輸?shù)穆窂胶湍K的種類，對(duì)于Coo1Runner-Ⅱ器
-
CoolRunner-Ⅱ器件的微處理器接口邏輯
uC接口是一個(gè)異步接口，與I2C之間的交互流程如圖1所示。 如圖 uC與I2C之間的交互流程uC總線協(xié)議在Coo1Runner-Ⅱ中是由一個(gè)狀態(tài)機(jī)實(shí)現(xiàn)的，如圖2所示。在空閑狀態(tài)，微控制
-
CoolRunner-II器件的輸入/輸出接口標(biāo)準(zhǔn)時(shí)序
不同接口標(biāo)準(zhǔn)的傳輸延遲存在一些差異，在如圖所示的示例中選擇兼容3.3V的LVCOMS標(biāo)準(zhǔn)作為輸入，1.8V的LVCOMS標(biāo)準(zhǔn)作為輸出。在該模型中，輸入增加一個(gè)3.3V的LVCOMS標(biāo)準(zhǔn)延遲參數(shù)TIN33，輸出增加一個(gè)1.8V的LVCOMS標(biāo)準(zhǔn)延遲
-
CoolRunner-II CPLD實(shí)現(xiàn)GPS系統(tǒng)
CoolRunner-II CPLD實(shí)現(xiàn)GPS系統(tǒng)
-
基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)
本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)流程，驗(yàn)證了利用現(xiàn)有IP Core設(shè)計(jì)的可行性和高效性。在設(shè)計(jì)過程中，硬件（實(shí)驗(yàn)評(píng)估板）的設(shè)計(jì)和基于IP Core的算法設(shè)計(jì)可同步進(jìn)行，避免了兩者因異步帶來的設(shè)計(jì)周期的延長。實(shí)踐證明本文的設(shè)計(jì)思路和實(shí)現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺(tái)的設(shè)計(jì)方案。
-
基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)
本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)流程，驗(yàn)證了利用現(xiàn)有IP Core設(shè)計(jì)的可行性和高效性。在設(shè)計(jì)過程中，硬件（實(shí)驗(yàn)評(píng)估板）的設(shè)計(jì)和基于IP Core的算法設(shè)計(jì)可同步進(jìn)行，避免了兩者因異步帶來的設(shè)計(jì)周期的延長。實(shí)踐證明本文的設(shè)計(jì)思路和實(shí)現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺(tái)的設(shè)計(jì)方案。
-
用CoolRunner-II CPLD設(shè)計(jì)便攜式手持設(shè)備
引言移動(dòng)電話、PDA和MP3播放器等便攜式消費(fèi)電子產(chǎn)品的產(chǎn)量通常都非常大。因此，產(chǎn)品設(shè)計(jì)工程師首先會(huì)選擇采用AsIc或ASSP以小巧的便攜式封裝來容納極強(qiáng)的功能。這種解決方案不僅能滿足功能密集的要求，其功耗往往也令
-
用CoolRunner-II CPLD設(shè)計(jì)便攜式手持設(shè)備
用CoolRunner-II CPLD設(shè)計(jì)便攜式手持設(shè)備
