DC

NE555構(gòu)成的雙極性DC,DC穩(wěn)壓變換器電路圖

高輸入電壓的DC,DC變換器電路圖

采用晶閘管的DC,DC變換器電路圖b

采用晶閘管的DC,DC變換器電路圖a

采用DC,DC的高壓電源電路圖

12V直流電壓變成交流50HZ，220V電壓的DC,AC變換器電路圖

正極性DC,DC變換器電路圖

簡單正極性DC,DC變換器電路圖

帶磁放大器的DC,DC變換器電路圖

采用同步整流模塊構(gòu)成的DC,DC變換器電路圖

采用UC3828構(gòu)成的DC,DC單端正激式變換器電路圖

采用SG3525A構(gòu)成的推挽式DC,DC變換器電路圖

采用L4990設(shè)計的AC,DC適配器電路圖

SI9114構(gòu)成的DC,DC變換器的典型應(yīng)用電路圖

NE555構(gòu)成的穩(wěn)定輸出DC,DC變換器電路圖

NE555構(gòu)成的雙極性DC,DC穩(wěn)壓變換器電路圖

基于ISL5416的GPS／BD-2接收機(jī)DDC設(shè)計與實(shí)現(xiàn)

數(shù)字下變頻(DDC)是軟件無線電中的關(guān)鍵技術(shù)之一。通過DDC處理，大數(shù)據(jù)流中頻信號變?yōu)榈蛿?shù)據(jù)率的基帶信號，以便于后續(xù)信號處理。以多通道GPS／BD-2陣列接收機(jī)項(xiàng)目為背景，提出了一種基于DDC ISL5416的數(shù)字下變頻設(shè)計該系統(tǒng)采用方案8片ISL5416可同時實(shí)現(xiàn)多達(dá)32路的DDC處理。詳細(xì)論述了利用ISL5416從寬帶數(shù)字中頻信號中提取窄帶數(shù)字信號的高性能抽取濾波器的設(shè)計方法和要點(diǎn)。為解決軟件無線電在實(shí)現(xiàn)中出現(xiàn)的硬件瓶頸提供了解決方案。

FPGA實(shí)現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計

為達(dá)到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現(xiàn)代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場可編程門陣列(FPGA)來實(shí)現(xiàn)IRIG-B碼編碼和解碼的設(shè)計方案和體系結(jié)構(gòu)，設(shè)計中會涉及到幾個不同的時鐘頻率，F(xiàn)PGA對時鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點(diǎn)。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時鐘基準(zhǔn)，使時鐘與信號的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時間精確同步的效果。

應(yīng)用DCVM模式工作的Cuk變換器于功率因數(shù)校正

1引言隨著電力電子裝置的大量應(yīng)用，使大量諧波電流注入了電網(wǎng)中，從而污染了電網(wǎng)。為了限制總的諧波含量（THD）以提高功率因數(shù)，制定了許多標(biāo)準(zhǔn)，如IEC1000?3?2。近年來，如何提高功率因數(shù)成為了電力電子領(lǐng)域研究的

應(yīng)用DCVM模式工作的Cuk變換器于功率因數(shù)校正

1引言隨著電力電子裝置的大量應(yīng)用，使大量諧波電流注入了電網(wǎng)中，從而污染了電網(wǎng)。為了限制總的諧波含量（THD）以提高功率因數(shù)，制定了許多標(biāo)準(zhǔn)，如IEC1000?3?2。近年來，如何提高功率因數(shù)成為了電力電子領(lǐng)域研究的