目標(biāo)遠(yuǎn)大:基美電子(KEMET)的KONNEKT?技術(shù)是高密度的封裝技術(shù),可以在不使用金屬框架的情況下實(shí)現(xiàn)組件互連,從而降低電容器的 ESR、ESL和熱阻。
你知道數(shù)字電路要運(yùn)行穩(wěn)定可靠,通常電源濾波電路上的那些電容應(yīng)該如何確定呢?我們在電源濾波電路上可以看到各種各樣的電容,100uF,10uF,100nF,10nF不同的容值,那么這些參數(shù)是如何確定的?
在電源電路設(shè)計(jì)中我們往往忽略了電容的存在,其實(shí),作為一款優(yōu)秀的設(shè)計(jì),電源設(shè)計(jì)應(yīng)當(dāng)是很重要的,它很大程度影響了整個(gè)系統(tǒng)的性能和成本。
什么是電容?它有哪些技術(shù)知識?電容主要受兩個(gè)參數(shù)控制。一個(gè)是ESR,另一個(gè)是ESL。他們分別是做什么的,又能起到什么作用呢?
高功率密度、小體積、低重量以及高可靠性是客戶對汽車電子系統(tǒng)的要求。這些要求同樣適用于鋁電解電容器等個(gè)別元件。而降低等效串聯(lián)電阻 (ESR)在這方面顯得特別重要。全新軸向引線式聚合物混合鋁電解電容器,正是 TDK 在元件行業(yè)內(nèi)豎立的又一領(lǐng)先標(biāo)桿。
遲滯控制是最簡單的穩(wěn)壓控制方法之一。這種控制方法非常簡單,只需在輸出電壓低于參考電壓時(shí)接通開關(guān),在輸出電壓上升到稍高于參考電壓時(shí)斷開開關(guān)。因此輸出紋波受到遲滯水
簡介 FPGA|0">FPGA設(shè)計(jì)人員在設(shè)計(jì)功率分配系統(tǒng)(PDS|0">PDS)時(shí),面臨著一個(gè)獨(dú)特的任務(wù)。大多數(shù)其他大型、高密度IC(如大型微處理器)對旁路電容都有非常明確的要求。
本文研究LDO穩(wěn)壓器等效串聯(lián)電阻(ESR)值的穩(wěn)定范圍。用LDO穩(wěn)壓器ac模式討論LDO頻率響應(yīng)。檢驗(yàn)穩(wěn)定和非穩(wěn)定ESR范圍。LDO穩(wěn)壓器ac模式圖1示出PMOS LDO穩(wěn)壓器的主要元件。LDO
因其小尺寸、低等效串聯(lián)電阻(ESR)、低成本、高可靠性和高紋波電流能力,多層陶瓷 (MLC) 電容器在電源電子產(chǎn)品中變得極為普遍。一般而言,它們用在電解質(zhì)電容器中,以增強(qiáng)系
因其低成本的特點(diǎn),鋁電解電容器一直都是電源的常用選擇。但是,它們壽命有限,且易受高溫和低溫極端條件的影響。鋁電解電容器在浸透電解液的紙片兩面放置金屬薄片。這種電
在電子產(chǎn)品設(shè)計(jì)過程中,電源通常是必不可少的部分,很多設(shè)備(尤其是使用電池的設(shè)備)的電源都是以DC-DC為主的。這些電源一般有三種拓?fù)浣Y(jié)構(gòu),即人們熟知的buck、boost和bu