<ins id="zpvwj"></ins>

<ins id="zpvwj"></ins>

<var id="zpvwj"><output id="zpvwj"><rt id="zpvwj"></rt></output></var>

<form id="zpvwj"><label id="zpvwj"><code id="zpvwj"></code></label></form>

FIFO結(jié)構(gòu)

關(guān)注0人關(guān)注

我要報(bào)錯(cuò)

異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)

首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu)，然后分析實(shí)現(xiàn)異步FIFO的難點(diǎn)問(wèn)題及其解決辦法；在傳統(tǒng)設(shè)計(jì)的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對(duì)其進(jìn)行綜合仿真和FPGA實(shí)現(xiàn)。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

FPGA設(shè)計(jì) 異步FIFO FIFO結(jié)構(gòu) BSP

<table id="yxykl"></table>