FPGA如何改變嵌入設(shè)計(jì)格局
FPGA如何改變嵌入設(shè)計(jì)格局
FPGA如何改變嵌入設(shè)計(jì)格局
提出一種基于DDS和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源的實(shí)現(xiàn)方案。采用了DDS技術(shù)的芯片AD9854和AD9850,能夠模擬多普勒頻移,實(shí)現(xiàn)高動(dòng)態(tài)環(huán)境仿真。載波中心頻率變化范圍達(dá)到100kHz,變化率1.8kHz/s。
視頻處理綜述視頻處理是目前多媒體領(lǐng)域最熱門的技術(shù),主要分為視頻編解碼和目標(biāo)信息識(shí)別兩大類。前者為了節(jié)省視頻數(shù)據(jù)的傳輸帶寬,主要依靠傳統(tǒng)的信息論理論,目前已經(jīng)比較成熟;后者則為了提取用戶信息,是了人工智
視頻處理綜述視頻處理是目前多媒體領(lǐng)域最熱門的技術(shù),主要分為視頻編解碼和目標(biāo)信息識(shí)別兩大類。前者為了節(jié)省視頻數(shù)據(jù)的傳輸帶寬,主要依靠傳統(tǒng)的信息論理論,目前已經(jīng)比較成熟;后者則為了提取用戶信息,是了人工智
賽靈思公司(Xilinx, Inc.)近日宣布推出其第四代部分可重配置設(shè)計(jì)流程,以及智能時(shí)鐘門控技術(shù)的多項(xiàng)全新強(qiáng)化方案,可針對(duì)Virtex™®-6 FPGA設(shè)計(jì)中BRAM(block-RAM)降低24%的動(dòng)態(tài)功耗。設(shè)計(jì)人員即日起即可下載
AES算法中S-box和列混合單元的優(yōu)化及FPGA技術(shù)實(shí)現(xiàn)
前言 FPGA(現(xiàn)場可編程門陣列)是由掩膜可編程門陣列和PLD(可編程邏輯器件)演變而來的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得
采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)方案
采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)方案
當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用,其挑戰(zhàn)在于如何獲得更高的分辨率,實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動(dòng)的視頻。業(yè)界遇到的主要問題是:怎樣實(shí)現(xiàn)這
高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)
高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)
Altera公司宣布了在即將推出的28nm FPGA中采用的創(chuàng)新技術(shù):嵌入式HardCopy®模塊、部分重新配置新方法以及嵌入式28-Gbps收發(fā)器,這些技術(shù)將極大的提高下一代Altera FPGA的密度和I/O性能,并進(jìn)一步鞏固相對(duì)于ASIC和
1 引 言 同步在通信系統(tǒng)中占有非常重要的地位,同步系統(tǒng)性能的高低在很大程度上決定了通信系統(tǒng)的質(zhì)量,甚至通信的成敗。相關(guān)器是同步系統(tǒng)的關(guān)鍵部件之一,因此,要求相關(guān)器須有比其它部件更高的可靠性。
1 系統(tǒng)設(shè)計(jì)面臨的問題 由于競爭的壓力和對(duì)飛機(jī)性能無止境的追求,航空電子從簡單、獨(dú)立的設(shè)備發(fā)展到如今以每秒百萬位乃至更快的速度交換信息的高級(jí)智能系統(tǒng)網(wǎng)絡(luò)。這也帶來了必須克服的許多設(shè)計(jì)問題(見表1)。
前言FPGA(現(xiàn)場可編程門陣列)是由掩膜可編程門陣列和PLD(可編程邏輯器件)演變而來的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得單個(gè)