HDL語言

關(guān)注91人關(guān)注

我要報錯

完善FPGA系統(tǒng)設(shè)計的三原則

這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連)。

電子設(shè)計自動化
2017-08-07

FPGA 系統(tǒng)設(shè)計 hdl語言
國外高手剖析FPGA難學的幾大原因

為什么大量的人會覺得FPGA難學?作為著名FPGA提供商Altera授權(quán)的金牌培訓師，來詳細講一下菜鳥覺得FPGA難學的幾大原因。1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。FPGA 為什么是可以編程的?恐怕很多

模擬
2015-09-10

編碼數(shù)字邏輯 HDL語言 FPGA
完善FPGA系統(tǒng)設(shè)計的三原則

一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連)。

電子設(shè)計自動化
2014-12-16

HDL語言 VERILOG FPGA 系統(tǒng)設(shè)計
學習FPGA的一些常見誤區(qū)解讀

1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。FPGA為什么是可以編程的?恐怕很多菜鳥不知道，他們也不想知道。因為他們覺得這是無關(guān)緊要的。他們潛意識的認為可編程嘛，肯定就是像寫軟件一樣啦。軟件編

電子設(shè)計自動化
2013-10-09

編碼數(shù)字邏輯 HDL語言 FPGA
FPGA學習的一些誤區(qū)匯總整理

1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。FPGA為什么是可以編程的?恐怕很多菜鳥不知道，他們也不想知道。因為他們覺得這是無關(guān)緊要的。他們潛意識的認為可編程嘛，肯定就是像寫軟件一樣啦。軟件編

電子設(shè)計自動化
2013-09-26

編碼數(shù)字邏輯 HDL語言 FPGA
Verilog HDL語言學前必知的基礎(chǔ)

Verilog HDL的歷史和進展 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計。它允許設(shè)計者用它來進行各種級別的邏輯設(shè)計，可以用它進行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是

電子設(shè)計自動化
2013-08-23

硬件描述語言 IEEE標準 HDL語言 VERILOG
如何學習FPGA？FPGA學習必備的基礎(chǔ)知識

FPGA已成為現(xiàn)今的技術(shù)熱點之一，無論學生還是工程師都希望跨進FPGA的大門。網(wǎng)絡上各種開發(fā)板、培訓班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識呢?下面我們慢慢道來。(一

電子設(shè)計自動化
2013-08-12

基礎(chǔ)知識軟件編程 HDL語言 FPGA
FPGA工程師手記：FPGA系統(tǒng)設(shè)計黃金法則

不管你是一名邏輯設(shè)計師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關(guān)鍵

電子設(shè)計自動化
2013-07-22

工程師 HDL語言 FPGA 系統(tǒng)設(shè)計
三原則助力FPGA系統(tǒng)設(shè)計

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固

嵌入式新聞
2013-07-11

HDL語言 VERILOG FPGA 系統(tǒng)設(shè)計
設(shè)計FPGA系統(tǒng)應了解的三個原則

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連)。在

電子設(shè)計自動化
2013-03-27

C語言 HDL語言 VERILOG 設(shè)計FPGA
FPGA為什么這么難？

詳細講一下菜鳥覺得FPGA難學的幾大原因。1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。FPGA為什么是可以編程的?恐怕很多菜鳥不知道，他們也不想知道。因為他們覺得這是無關(guān)緊要的。他們潛意識的認為可

充電吧
2012-10-26

編碼 HDL語言 FPGA
Verilog HDL語言在FPGA/CPLD開發(fā)中的應用

1 引言近30年來，由于微電子學和計算機科學的迅速發(fā)展，給EDA(電子設(shè)計自動化)行業(yè)帶來了巨大的變化。特別是進入20世紀90年代后，電子系統(tǒng)已經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式。可以說

電子設(shè)計自動化
2012-10-08

STATE HDL語言 VERILOG FPGA/CPLD
基于Verilog HDL語言的32X8 FIFO設(shè)計

摘要:介紹了FIFO的基本概念、設(shè)計方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲器的交替讀、寫機制,實現(xiàn)了FIFO的基本功能,同時使本32X8 FIFO擁有可同時讀、寫的能力,完全基于Verilog HDL語言實現(xiàn)了電路功能

電子設(shè)計自動化
2012-09-03

存儲器 FIFO HDL語言 VERILOG
FPGA設(shè)計者的5項基本功

記得《佟林傳》里，佟林練的基本功是“繞大樹、解皮繩”，然后才練成了什么“鬼影隨行、柳葉綿絲掌”。在我看來，成為一名說得過去的FPGA設(shè)計者，需要練好5項基本功：仿真、綜合、時序分析、調(diào)

充電吧
2012-08-03

FPGA設(shè)計 QUARTUS HDL語言
FPGA設(shè)計者的5項基本功

FPGA設(shè)計者的5項基本功

嵌入式職業(yè)規(guī)劃
2012-07-31

FPGA設(shè)計 QUARTUS HDL語言
基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證

摘要：在此利用Verilog HDL設(shè)計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個模塊，然后用Verilog HDL硬件描述語言設(shè)計了各個功能模塊，并使用Modelsim軟件

工業(yè)控制
2012-07-30

控制器設(shè)計 HDL語言 CAN總線控制器 VERILOG
交通燈控制器原理簡介

實例的內(nèi)容及目標1．實例的主要訓練內(nèi)容本實例通過Verilog HDL語言設(shè)計一個簡易的交通等控制器，實現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。 2．實例目標通過本實例，讀者應達到下面的目

工業(yè)控制
2012-01-02

數(shù)碼管顯示交通燈控制器 BSP HDL語言
FPGA設(shè)計者的五項基本功

記得《佟林傳》里，佟林練的基本功是“繞大樹、解皮繩”，然后才練成了什么“鬼影隨行、柳葉綿絲掌”。在我看來，成為一名說得過去的FPGA設(shè)計者，需要練好5項基本功：仿真、綜合、時序分析、調(diào)試

電子設(shè)計自動化
2011-12-09

FPGA設(shè)計 MDASH QUARTUS HDL語言
片上系統(tǒng)（SOC）設(shè)計與EDA

利用EDA工具和硬件描述語言（HDL），根據(jù)產(chǎn)品的特定要求設(shè)計性能價格比高的片上系統(tǒng)，是目前國際上廣泛使用的方法。與傳統(tǒng)的設(shè)計方法不同，在設(shè)計開始階段并不一定需要具體的單片微控制器（MCU）和開發(fā)系統(tǒng)(仿真器)以

電子設(shè)計自動化
2011-08-22

SoC 片上系統(tǒng) EDA HDL語言
片上系統(tǒng)（SOC）設(shè)計與EDA

利用EDA工具和硬件描述語言（HDL），根據(jù)產(chǎn)品的特定要求設(shè)計性能價格比高的片上系統(tǒng)，是目前國際上廣泛使用的方法。與傳統(tǒng)的設(shè)計方法不同，在設(shè)計開始階段并不一定需要具體的單片微控制器（MCU）和開發(fā)系統(tǒng)(仿真器)以

電子設(shè)計自動化
2011-08-18

SoC 片上系統(tǒng) EDA HDL語言

wwkkww1983
wcx04009102
zrn0681
liumangyang
igoal
kangwenjun0817
fanzhou2255
527silence
rgjinxuan
K1Nn
18610005120
l4157
xdqfc
myzk001
cxshixilu
lemonhub
LLLemmm
lionpower
yaneda
氯化鈣補鈣

HDL語言

完善FPGA系統(tǒng)設(shè)計的三原則

國外高手剖析FPGA難學的幾大原因

完善FPGA系統(tǒng)設(shè)計的三原則

學習FPGA的一些常見誤區(qū)解讀

FPGA學習的一些誤區(qū)匯總整理

Verilog HDL語言學前必知的基礎(chǔ)

如何學習FPGA？FPGA學習必備的基礎(chǔ)知識

FPGA工程師手記：FPGA系統(tǒng)設(shè)計黃金法則

三原則助力FPGA系統(tǒng)設(shè)計

設(shè)計FPGA系統(tǒng)應了解的三個原則

FPGA為什么這么難？

Verilog HDL語言在FPGA/CPLD開發(fā)中的應用

基于Verilog HDL語言的32X8 FIFO設(shè)計

FPGA設(shè)計者的5項基本功

FPGA設(shè)計者的5項基本功

基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證

交通燈控制器原理簡介

FPGA設(shè)計者的五項基本功

片上系統(tǒng)（SOC）設(shè)計與EDA

片上系統(tǒng)（SOC）設(shè)計與EDA

相關(guān)標簽

關(guān)注此標簽的用戶(91人)

熱門活動

課程視頻