-
臺(tái)積電 3nm 工藝良率 63%，正在追趕自家 4nm 良率
據(jù) 21ic 信息報(bào)道，臺(tái)積電的第一代 3nm 工藝(N3)仍采用鰭式場(chǎng)效應(yīng)晶體管架構(gòu)制程工藝，在去年最后的幾天在南科廠正式投入開始商業(yè)量產(chǎn)，隨后產(chǎn)能在不斷提升。有報(bào)道稱已經(jīng)量產(chǎn)了一個(gè)季度的臺(tái)積電 3nm(N3)制程工藝目前的良率約為 63%，正在追趕自家 4nm 良率。
-
FinFET晶體管尺寸的量化一直是主要挑戰(zhàn)，并迫使高密度6T
存算一體化是指將傳統(tǒng)以計(jì)算為中心的架構(gòu)轉(zhuǎn)變?yōu)橐詳?shù)據(jù)為中心的架構(gòu)，它可以突破馮·諾伊曼架構(gòu)下存算分離的瓶頸，直接利用存儲(chǔ)器進(jìn)行數(shù)據(jù)處理，從而把數(shù)據(jù)存儲(chǔ)與計(jì)算融合在同一芯片中，極大提高計(jì)算并行度與能效比。
