PRIMETIME

典型ASIC設計詳細流程

典型ASIC設計具有下列相當復雜的流程：1) 、結構及電氣規(guī)定。2)、RTL級代碼設計和仿真測試平臺文件準備。3)、為具有存儲單元的模塊插入BIST(Design For test 設計)。4)、為了驗證設計功能,進行完全設計的動態(tài)仿真。5

在后版圖網(wǎng)表上優(yōu)化泄漏功率

摘要　　隨著泄漏功耗成為待機模式下的主要能耗，降低泄漏功耗也成為客戶實現(xiàn)節(jié)能的主要途徑之一。故現(xiàn)有的實現(xiàn)流程中需要采用快捷的解決方案，不僅對設計收斂影響最小，還應盡可能地縮短執(zhí)行的匯聚時間?！　〗ㄗh的

在后版圖網(wǎng)表上優(yōu)化泄漏功率

摘要　　隨著泄漏功耗成為待機模式下的主要能耗，降低泄漏功耗也成為客戶實現(xiàn)節(jié)能的主要途徑之一。故現(xiàn)有的實現(xiàn)流程中需要采用快捷的解決方案，不僅對設計收斂影響最小，還應盡可能地縮短執(zhí)行的匯聚時間?！　〗ㄗh的

FFT處理器寄生參數(shù)提取和靜態(tài)時序分析

摘要：本文在簡要介紹寄生參數(shù)提取工具Star-RCXT和靜態(tài)時序分析工具PrimeTime的基礎上,對已通過物理驗證工具Calibre DRC和LVS的FFT處理器版圖用Star-RCXT工具進行了基于CCI的寄生參數(shù)提取,得到內(nèi)部互連網(wǎng)絡的詳細寄生

FFT處理器寄生參數(shù)提取和靜態(tài)時序分析

摘要：本文在簡要介紹寄生參數(shù)提取工具Star-RCXT和靜態(tài)時序分析工具PrimeTime的基礎上,對已通過物理驗證工具Calibre DRC和LVS的FFT處理器版圖用Star-RCXT工具進行了基于CCI的寄生參數(shù)提取,得到內(nèi)部互連網(wǎng)絡的詳細寄生

FFT處理器寄生參數(shù)提取和靜態(tài)時序分析

摘要：本文在簡要介紹寄生參數(shù)提取工具Star-RCXT和靜態(tài)時序分析工具PrimeTime的基礎上,對已通過物理驗證工具Calibre DRC和LVS的FFT處理器版圖用Star-RCXT工具進行了基于CCI的寄生參數(shù)提取,得到內(nèi)部互連網(wǎng)絡的詳細寄生

Synopsys PrimeTime成為Galaxy平臺時序認可標準