REALIZATION

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

中芯國(guó)際采用低功耗Silicon Realization技術(shù)構(gòu)建其65納米參考流程

【導(dǎo)讀】全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司，今天宣布中國(guó)最大的半導(dǎo)體晶圓廠中芯國(guó)際集成電路制造有限公司（中芯國(guó)際），已經(jīng)將CadenceR Silicon Realization 產(chǎn)品作為其65納米參考流程4.1版本（Refere

半導(dǎo)體
2014-06-09

Silicon 中芯國(guó)際低功耗 REALIZATION
展訊采用Cadence解決方案一次性流片成功

Cadence設(shè)計(jì)系統(tǒng)公司日前宣布總部位于上海的無線通信基帶和RF處理器解決方案供應(yīng)商展訊通信有限公司（以下簡(jiǎn)稱：“展訊”）已將其芯片設(shè)計(jì)流程成功遷移到Cadence Silicon Realization，并實(shí)現(xiàn)了其首款40納米低功

消費(fèi)電子
2011-01-24

CADENCE COUNTER Silicon REALIZATION
中芯國(guó)際將采用Cadence技術(shù)作為構(gòu)建其65納米參考流程

Cadence設(shè)計(jì)系統(tǒng)公司宣布，中芯國(guó)際集成電路制造有限公司已經(jīng)將Cadence Silicon Realization產(chǎn)品作為其65納米參考流程4.1版本（Reference Flow 4.1）可制造性設(shè)計(jì)（DFM）以及低功耗技術(shù)的核心。以Cadence Encounter

模擬
2010-12-15

CADENCE COUNTER 中芯國(guó)際 REALIZATION
中芯國(guó)際采用Silicon Realization 技術(shù)構(gòu)建其65納米參考流程

Cadence 設(shè)計(jì)系統(tǒng)公司12月6日宣布，中國(guó)最大的半導(dǎo)體晶圓廠中芯國(guó)際集成電路制造有限公司已經(jīng)將CadenceR Silicon Realization 產(chǎn)品作為其65納米參考流程4.1版本(Reference Flow 4.1)可制造性設(shè)計(jì)(DFM)以及低功耗技術(shù)

電子設(shè)計(jì)自動(dòng)化
2010-12-07

CADENCE Silicon 中芯國(guó)際 REALIZATION
SMIC采用低功耗 Silicon Realization 技術(shù)構(gòu)建其65納米參考流程

中國(guó)領(lǐng)先的晶圓廠表示通過 Cadence 的 Silicon Realization 技術(shù)大幅提高了生產(chǎn)力加州圣荷塞和中國(guó)上海2010年12月6日電 /美通社亞洲/ -- 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè) Cadence 設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)，今天

模擬
2010-12-06

CADENCE Silicon 低功耗 REALIZATION
Cadence與ARM合作開發(fā)ARM優(yōu)化型系統(tǒng)實(shí)現(xiàn)方案

全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司今天宣布拓展其與ARM的合作關(guān)系，為ARM處理器開發(fā)一個(gè)優(yōu)化的系統(tǒng)實(shí)現(xiàn)解決方案，將實(shí)現(xiàn)端到端的流程，包括一個(gè)全套的可互用型工具、ARM處理器和實(shí)體IP、內(nèi)置Linux到GDSII

消費(fèi)電子
2010-07-26

ARM ARM處理器 CADENCE REALIZATION

REALIZATION

中芯國(guó)際采用低功耗Silicon Realization技術(shù)構(gòu)建其65納米參考流程

展訊采用Cadence解決方案一次性流片成功

中芯國(guó)際將采用Cadence技術(shù)作為構(gòu)建其65納米參考流程

中芯國(guó)際采用Silicon Realization 技術(shù)構(gòu)建其65納米參考流程

SMIC采用低功耗 Silicon Realization 技術(shù)構(gòu)建其65納米參考流程

Cadence與ARM合作開發(fā)ARM優(yōu)化型系統(tǒng)實(shí)現(xiàn)方案

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻