SYSTEMC

SystemC 的驗(yàn)證方法和流程介紹

1 引言 當(dāng)前集成電路制造技術(shù)迅速發(fā)展，SoC（system-on-chip）設(shè)計(jì)已經(jīng)成為集成電路設(shè)計(jì)的發(fā)展方向。隨著SoC 設(shè)計(jì)的復(fù)雜度提高，在開(kāi)發(fā)SoC 的過(guò)程中，驗(yàn)證工作越發(fā)重要和

系統(tǒng)級(jí)語(yǔ)言SystemVerilog和SystemC的融合

Mentor Graphics Catapult 平臺(tái)將設(shè)計(jì)啟動(dòng)到驗(yàn)證收斂的總體時(shí)間縮短 50%

Mentor Graphics 公司(納斯達(dá)克代碼：MENT)今天發(fā)布了最新版的 Catapult® 平臺(tái)。與傳統(tǒng)手工編碼的寄存器傳輸級(jí) (RTL) 相比，該平臺(tái)將硬件設(shè)計(jì)的時(shí)間從設(shè)計(jì)啟動(dòng)到 RTL 驗(yàn)證收斂縮短了 50%。

基于SystemC的通用嵌入式存儲(chǔ)器模型設(shè)計(jì)

　　1 引言　　建立芯片模型是在早期進(jìn)行芯片架構(gòu)決策的有效方法，通過(guò)建模不僅可以對(duì)芯片的性能做出分析，還可以在硬件沒(méi)有完成之前開(kāi)發(fā)軟件，不僅提高了產(chǎn)品成功率，而且

TLM驅(qū)動(dòng)式的新方案探討

引言Cadence設(shè)計(jì)系統(tǒng)公司提供一種全面的SystemC TLM驅(qū)動(dòng)式IP設(shè)計(jì)與驗(yàn)證解決方案，包括方法學(xué)指南、高階綜合、有TLM感知的驗(yàn)證以及客戶服務(wù)，推動(dòng)用戶向TLM驅(qū)動(dòng)設(shè)計(jì)與驗(yàn)證流程轉(zhuǎn)變。下一個(gè)抽象級(jí)別建立在事務(wù)級(jí)建模(T

基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

　ESL解決方案的目標(biāo)在于提供讓設(shè)計(jì)人員能夠在一種抽象層次上對(duì)芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設(shè)計(jì)人員可以對(duì)芯片特性進(jìn)行功能性的描述，而沒(méi)有必要求助于硬件（RTL）實(shí)現(xiàn)的具體細(xì)節(jié)。 當(dāng)今

在SoC設(shè)計(jì)中用SystemC虛擬平臺(tái)預(yù)覽USB的性能

在SoC設(shè)計(jì)中用SystemC虛擬平臺(tái)預(yù)覽USB的性能

Vivado HLS把ELS帶入主流

可能Vivado設(shè)計(jì)套件采用的眾多新技術(shù)中，最具有前瞻性的要數(shù)新的VivadoHLS（高層次綜合）技術(shù)，這是賽靈思2010年收購(gòu)AutoESL后獲得的。在收購(gòu)這項(xiàng)業(yè)界最佳技術(shù)之前，賽靈思對(duì)商用ESL解決方案進(jìn)行了廣泛評(píng)估。市場(chǎng)調(diào)研

Vivado HLS把ELS帶入主流

可能Vivado設(shè)計(jì)套件采用的眾多新技術(shù)中，最具有前瞻性的要數(shù)新的VivadoHLS（高層次綜合）技術(shù)，這是賽靈思2010年收購(gòu)AutoESL后獲得的。在收購(gòu)這項(xiàng)業(yè)界最佳技術(shù)之前，賽靈思對(duì)商用ESL解決方案進(jìn)行了廣泛評(píng)估。市場(chǎng)調(diào)研

基于SystemC 的系統(tǒng)驗(yàn)證研究和應(yīng)用

基于SystemC 的系統(tǒng)驗(yàn)證研究和應(yīng)用

TLM驅(qū)動(dòng)式新方案探討

引言下一個(gè)抽象級(jí)別建立在事務(wù)級(jí)建模(TLM)基礎(chǔ)之上。創(chuàng)建TLM IP作為黃金源碼后，設(shè)計(jì)團(tuán)隊(duì)可簡(jiǎn)化IP創(chuàng)建和復(fù)用，在功能驗(yàn)證上節(jié)省人力物力，并減少bug。設(shè)計(jì)迭代減少，原因是TLM驗(yàn)證比RTL驗(yàn)證快得多，且架構(gòu)選擇在RTL驗(yàn)

TLM驅(qū)動(dòng)式新方案探討

引言　　Cadence設(shè)計(jì)系統(tǒng)公司提供一種全面的SystemC TLM驅(qū)動(dòng)式IP設(shè)計(jì)與驗(yàn)證解決方案，包括方法學(xué)指南、高階綜合、有TLM感知的驗(yàn)證以及客戶服務(wù)，推動(dòng)用戶向TLM驅(qū)動(dòng)設(shè)計(jì)與驗(yàn)證流程轉(zhuǎn)變。 下一個(gè)抽象級(jí)別建立

基于SystemC的異構(gòu)多核通信模塊設(shè)計(jì)

本模型充分體現(xiàn)了SystemC的語(yǔ)言優(yōu)勢(shì)，對(duì)進(jìn)一步了解和探討異構(gòu)多核處理器結(jié)構(gòu)、核 間通信、異構(gòu)多核低功耗設(shè)計(jì)等方面打下一定基礎(chǔ)。

利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開(kāi)發(fā)和FPGA建模

隨著系統(tǒng)級(jí)芯片技術(shù)的出現(xiàn)，設(shè)計(jì)規(guī)模正變得越來(lái)越大，因而變得非常復(fù)雜，同時(shí)上市時(shí)間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計(jì)師開(kāi)發(fā)新的方法學(xué)，用于復(fù)雜IP(硬件和軟件)以及復(fù)雜

基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究

基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究

IEEE以超快速度批準(zhǔn)特色規(guī)格語(yǔ)言標(biāo)準(zhǔn)

IEEE組織最近批準(zhǔn)了用于復(fù)雜軟件驗(yàn)證的特色規(guī)格語(yǔ)言(Property Specification Language，PSL)標(biāo)準(zhǔn)，其速度之快，可能是IEEE歷來(lái)標(biāo)準(zhǔn)化流程時(shí)間方面的最新紀(jì)錄。 該標(biāo)準(zhǔn)被稱為IEEE 1850，僅在一年之前才踏入IEEE

ARM推出AMBA AHB SystemC標(biāo)準(zhǔn)

ARM推出AMBA AHB SystemC標(biāo)準(zhǔn)