三種常見平方根算法在FPGA中的電路設(shè)計(jì)及Verilog實(shí)現(xiàn)與仿真探究
Verilog實(shí)現(xiàn)低通濾波器于FPGA平臺(tái):設(shè)計(jì)與優(yōu)化策略
基于Verilog的數(shù)字濾波器設(shè)計(jì):消除信號(hào)毛刺的有效策略
基于Verilog編程的自動(dòng)飲料售賣機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
Verilog例化說(shuō)明:構(gòu)建模塊化設(shè)計(jì)的基石
Verilog中的浮點(diǎn)數(shù)處理:挑戰(zhàn)與解決方案
基于Verilog的10進(jìn)制計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn)
基于HDL的四位全加法器與5分頻電路設(shè)計(jì)
異步D觸發(fā)器與同步D觸發(fā)器的Verilog實(shí)現(xiàn)
基于Verilog的狀態(tài)機(jī)設(shè)計(jì):檢測(cè)輸入信號(hào)中的特定字符串“10100”
基于FPGA設(shè)計(jì)V-by-one協(xié)議編程
預(yù)算:¥20000FPGA或者ZYNQ實(shí)現(xiàn)激光干涉儀測(cè)量
預(yù)算:¥2500FPGA或者ZYNQ實(shí)現(xiàn)激光干涉儀測(cè)量
預(yù)算:¥2500基于FPGA設(shè)計(jì)光端機(jī)板卡的軟硬件
預(yù)算:¥30000基于fpga實(shí)現(xiàn)深度學(xué)習(xí)算法python語(yǔ)言圖像處理
預(yù)算:¥100000基于FPGA(altera)開發(fā)三速以太網(wǎng)
預(yù)算:¥80000紫光同創(chuàng)FPGA開發(fā)項(xiàng)目
預(yù)算:¥5000