這三款A(yù)pp打開了硬件仿真通往新世界的大門

從1985年發(fā)展至今，硬件仿真已經(jīng)進(jìn)入到了第四個階段——應(yīng)用程序階段。在該階段中，單個硬件不再是區(qū)分因素，在硬件和操作系統(tǒng)上運行的應(yīng)用程序?qū)⒎抡嫫脚_轉(zhuǎn)換成驗證中心來工作，應(yīng)用程序驅(qū)動新使用模型來減少SoC驗證任務(wù)為硬件仿真加速。Mentor Graphics對此推出 Veloce Deterministic ICE、Veloce DFT 以及Veloce FastPath三款Veloce Apps來幫助解決復(fù)雜 SoC 和系統(tǒng)設(shè)計中的關(guān)鍵系統(tǒng)級驗證難題。

(硬件仿真發(fā)展的四個階段)

說到硬件仿真就不得不先明確硬件仿真原則。復(fù)雜的芯片驅(qū)動仿真能夠?qū)崿F(xiàn)，需要諸如嵌入式CPU、GPU和MMUs等多處理器之間的配合，再結(jié)合相應(yīng)的接口協(xié)議以及大型軟件內(nèi)容的支持。指令集、操作系統(tǒng)、驅(qū)動程序和應(yīng)用軟件共同構(gòu)成了硬件模擬加速對于軟件方面的需求。Mentor Graphics Veloce Apps致力于讓更多的工程師享受到更多更快速的驗證。

Veloce Deterministic ICE

曾經(jīng)在硬件仿真調(diào)試中，工程師們苦于“看不見”調(diào)試過程，會進(jìn)行大量重復(fù)性試驗，導(dǎo)致仿真速度下降。Veloce Deterministic ICE 可對被檢測設(shè)備進(jìn)行物理驅(qū)動，在調(diào)試過程中加入了 100%可見性和可重復(fù)性，從而克服了電路內(nèi)仿真 (ICE) 環(huán)境的不可預(yù)知性，并可使用其他“基于虛擬的”使用模型，加快仿真速度。

Veloce DFT

· 在RTL到DFT門的仿真過程中，通常是由Post-DFT插入模式驗證流程，這種流程會導(dǎo)致發(fā)現(xiàn)出錯模塊的時間過長。Veloce DFT 可提升流片之前的可測試性設(shè)計 (DFT) 驗證速度，從而最大程度地降低了災(zāi)難性風(fēng)險，并極大減少了 DFT 插入后驗證設(shè)計的運行時間。

與普通傳感器仿真DFT需要3天的時間相比，利用Veloce DFT APP完成該過程只需要90秒。同樣，利用Veloce DFT APP完成圖形驗證時間也提高4000倍。Veloce DFT 打開了一扇硬件仿真通往新世界的大門。

Veloce FastPath

Veloce FastPath 在驗證時使用更快速模型的多時鐘域 SoC 設(shè)計中優(yōu)化硬件仿真性能。FastPath可識別設(shè)計屬性，在運行時可以提高仿真效率和優(yōu)化仿真。

Veloce OS3：

Veloce OS 操作系統(tǒng)為 Veloce 平臺增加了軟件可編程性和資源管理。最新升級的 Veloce OS3 涵蓋多項創(chuàng)新：集成全新的高性能計算平臺，削減 50% 的編譯時間。“即插即用”的快門電路級處理設(shè)置，能接受平面或?qū)哟位O(shè)計。此流程可減少編譯所需的內(nèi)存量，從而提高性能。新的流程可以更加輕松地加載和驗證門級設(shè)計，提高硅保真的可信度。硬件仿真和軟件操作系統(tǒng)的時間能見度和時間波形調(diào)試與以前相比快2倍，結(jié)合了從運行時間到調(diào)試周期的軟件和硬件改進(jìn)，實現(xiàn)了 200% 的更快可見性時間。

Veloce為數(shù)據(jù)中心的設(shè)計可共享的系統(tǒng)，實現(xiàn)低功耗設(shè)計，降低TCO。VirtuaLAB消除了需要的電纜系統(tǒng)建模，減少了本文在數(shù)據(jù)中心。低功耗大大降低總擁有成本，保持在10 kw 250 m門能力模塊，空氣冷卻系統(tǒng)兼容數(shù)據(jù)中心的需求。

100%可將性和可重復(fù)調(diào)試應(yīng)用程序的Veloce Deterministic ICE APP、提升DFT 驗證速度的Veloce DFT 、減少50%運行時間的Veloce FastPath結(jié)合最新版Veloce OS3平臺，Mentor Graphics讓硬件仿真變得與眾不同。