何時(shí)以及如何為降壓控制器提供外部偏置 - 第 2 部分

在本系列的第一部分中，我討論了外部偏差的必要性以及我們需要在什么條件下考慮它。在這一部分中，我將研究我們是否可以將外部偏置應(yīng)用于任何控制器，然后列舉了一根外部偏置的電路。

根據(jù)經(jīng)驗(yàn)，我們不能將外部偏置應(yīng)用于對(duì)控制場(chǎng)效應(yīng)晶體管 (FET)（也稱為高側(cè) FET）具有電流限制的控制器。這歸結(jié)為電流限制是如何實(shí)施的。

讓我們看幾個(gè)例子。第一個(gè)器件是 LM3495，一種仿真峰值電流模式降壓控制器。乍一看，我們可以在 V IN引腳上施加外部偏置似乎是可行的。

然而，通讀數(shù)據(jù)表，有一個(gè)部分稱為高端電流限制。當(dāng)高端 FET 開(kāi)啟時(shí)，比較器會(huì)監(jiān)控其兩端的電壓。如果在 FET 導(dǎo)通時(shí)高端 FET 的漏源電壓超過(guò) 500mV，LM3495 將立即進(jìn)入打嗝模式。高端 FET 開(kāi)啟后的 200ns 消隱期可防止開(kāi)關(guān)瞬態(tài)電壓無(wú)故觸發(fā)高端電流限制。

現(xiàn)在，如何實(shí)際監(jiān)控高側(cè) FET 兩端的電壓？比較器有兩個(gè)輸入。第一個(gè)輸入是 SW 引腳，第二個(gè)輸入是 V IN引腳。假設(shè)是高端 FET 的漏極和 V IN引腳始終處于一個(gè)電位。

這種配置節(jié)省了一個(gè)引腳，但它使外部偏置成為問(wèn)題。假設(shè)我們將 5V 作為外部偏置施加到 V IN引腳。輸入電壓為 3.3V，施加到高端 FET 的漏極。這會(huì)在比較器上產(chǎn)生 1.7V 的差異，尋找 500mV，因此控制器進(jìn)入打嗝模式。

下一個(gè)器件示例是 LM27403。查看數(shù)據(jù)表，高側(cè) FET 沒(méi)有電流檢測(cè)。因此，我們可以使用該器件在低 V IN應(yīng)用中為 VDD 引腳提供外部偏置。

我怎么知道要對(duì) VDD 引腳施加外部偏置？讓我們看一下圖 1 所示器件的框圖。注意為低側(cè) FET 驅(qū)動(dòng)電路顯示的電源電壓；在這種情況下，它是 VDD。如果我們查看圖 2 中的應(yīng)用電路，我們將看到 CBOOT 通過(guò)二極管連接的位置。對(duì)于 LM27403，也是 VDD。因此，我們可以確定 VDD 是用于施加外部偏置的正確引腳。

圖 1：顯示 VDD 的框圖

圖 2：顯示 VDD 的應(yīng)用電路

現(xiàn)在的問(wèn)題是如何確定可以在 VDD 引腳上施加什么電壓值。為此，我們需要參考 VDD 引腳的絕對(duì)最大額定值，并確保施加的外部偏置不違反該額定值。查看 LM2403 數(shù)據(jù)表，VDD 的絕對(duì)最大值為 6V，建議的工作最大值為 5.5V。

5V 是板上的共軌電壓，可用作適當(dāng)?shù)钠秒妷?。為了不違反 VDD 引腳的絕對(duì)最大額定值，偏置電壓需要是一個(gè)穩(wěn)定的電壓。

我將介紹一個(gè)電路，我們可以使用該電路為任何控制器生成外部偏置。在 5V 偏置軌無(wú)法用于提供外部偏置的情況下，這可能證明是有用的。

查看圖 3，陰影區(qū)域是偏置的外部電路。Ric 代表集成電路 (IC) 汲取的電流。

圖 3：陰影框中顯示的外部偏置電路

我們必須確保外部偏置電路可以提供電流，因?yàn)樗Q于工作頻率、所選的場(chǎng)效應(yīng)晶體管 (FET) 等。

Iic = (Qg(Q1) + Qg(Q2))*1e-09*Fsw*1e03 (1)

讓我們插入一些數(shù)字，并使用以兩種不同頻率運(yùn)行并使用 TI CSD87381P NexFET? 電源塊的器件為例。這些是模擬條件：

· Qg(Q1) = 3.9nC。

· Qg(Q2) = 6.2nC。

· Iic = 12mA 在 1,200kHz。

· Iic = 5mA 在 500kHz。

計(jì)算出 Iic 后，我們可以通過(guò) Vext_bias/Iic 計(jì)算模擬的 Ric。

使用計(jì)算出的 Ric 運(yùn)行仿真，并確保 Vext_bias 不超過(guò) VDD 引腳或需要施加外部偏置的 IC 引腳的絕對(duì)最大值。在某些情況下，我們可能需要一個(gè)齊納二極管或額外的負(fù)載電阻。

圖 4 和圖 5 顯示了電路波形。我們可以看到我為外部偏置生成了接近 5V 的電壓。正如本系列第 1 部分中的效率曲線所示，無(wú)論情況如何，這種方法都有助于提高效率或使電路能夠支持更高的電流。

圖 4：Fsw = 1,200kHz 和 Iic = 12mA 時(shí)的波形

圖 5：Fsw = 500kHz、Iic = 5mA 時(shí)的波形

有許多電荷泵方案可能有各種變體，我已經(jīng)演示了一種實(shí)現(xiàn)外部偏置的簡(jiǎn)單方法。需要注意的一點(diǎn)是 3.3V 電壓軌的變化。如果 3.3V 電壓軌具有較寬的容差，我建議放置一個(gè)齊納二極管來(lái)鉗位施加到 VDD 引腳的電壓，以防輸入電壓軌出現(xiàn)過(guò)沖。