三星計(jì)劃2025年量產(chǎn)2nm工藝：基于MBCFET、與IBM?2nm不同
[導(dǎo)讀]在先進(jìn)半導(dǎo)體工藝上，臺積電目前是無可爭議的老大，Q3季度占據(jù)全然53%的晶圓代工份額，三星位列第二，但份額只有臺積電的1/3，所以三星押注了下一代工藝，包括3nm及未來的2nm工藝。根據(jù)三星的計(jì)劃，3nm工藝會放棄FinFET晶體管技術(shù)，轉(zhuǎn)向GAA環(huán)繞柵極，3nm工藝上分為兩個(gè)版...
在先進(jìn)半導(dǎo)體工藝上，臺積電目前是無可爭議的老大，Q3季度占據(jù)全然53%的晶圓代工份額，三星位列第二，但份額只有臺積電的1/3，所以三星押注了下一代工藝，包括3nm及未來的2nm工藝。
根據(jù)三星的計(jì)劃，3nm工藝會放棄FinFET晶體管技術(shù)，轉(zhuǎn)向GAA環(huán)繞柵極，3nm工藝上分為兩個(gè)版本，其中3GAE(低功耗版)將在2022年年初投入量產(chǎn)，3GAP(高性能版)則會在2023年年初批量生產(chǎn)。
對比5nm，三星新的3nm GAA可以讓面積縮小35％，同功耗下性能提高30％，同性能下功耗降低50％。
再往后就是2nm工藝，三星高管日前再次表態(tài)2nm工藝會在2025年量產(chǎn)。
不過具體的工藝指標(biāo)還沒公布，只知道還是GAA晶體管，跟3nm一樣基于MBCFET（多橋溝道FET）技術(shù)，這是一種納米片晶體管，可以垂直堆疊，而且兼容現(xiàn)在的CMOS工藝，共享設(shè)備與制造方法，降低了新技術(shù)的升級成本。
三星的2nm工藝是一大進(jìn)步，創(chuàng)新亮點(diǎn)不少，而且跟現(xiàn)在已有的2nm技術(shù)不同——此前IBM全球首發(fā)了2nm芯片，指甲蓋大小的面積就可以集成500億晶體管，相比7nm工藝提升了45%的性能或者減少75%的功耗，預(yù)計(jì)2024年量產(chǎn)。
三星也參與了IBM的2nm技術(shù)，然而自己量產(chǎn)的2nm技術(shù)跟IBM的2nm并不一樣，后者需要新的生產(chǎn)方法，三星還會依賴自家研發(fā)的2nm技術(shù)。
END
來源：快科技版權(quán)歸原作者所有，如有侵權(quán)，請聯(lián)系刪除。
▍
下載文檔
