如何優(yōu)化電壓監(jiān)控器的小技巧
1.前言
數(shù)十年來，電壓監(jiān)控器一直為數(shù)字電路提供模擬電壓監(jiān)控。德州儀器于 1983 年發(fā)布了最初的TL7705；它消耗 1.8mA，采用塑料雙列直插式封裝 (PDIP)，我們今天仍然可以購買。較新的監(jiān)控器提供多種選擇，從超低電流 ( TPS3839 )、微型封裝 ( TPS3831 )、雙通道 ( TPS3779 / 80 ) 和高精度 ( TPS3702 ) 到多通道、功能豐富的電源監(jiān)視器 ( TPS38600 )。除了從這些選項中進行選擇之外，您還可以添加一些簡單的電路來幫助優(yōu)化電壓監(jiān)控器功能；以下是其中一些新增內(nèi)容。
2.添加一個電阻以增加遲滯
某些應用需要比標準監(jiān)控器通?？捎玫碾妷簻蟾鼘挼碾妷簻蟆Ｔ黾涌烧{(diào)監(jiān)控器遲滯的一種方法是在輸出引腳和輸入電阻分壓器之間添加一個額外的電阻。
在圖 1 所示的正常配置中，R1 和 R2 設置閾值電壓，R4 是一個上拉電阻。添加 R3 可提供從輸出 (V OUT ) 到分壓器電壓的反饋路徑，允許通過選擇適當?shù)碾娮杵鲗崿F(xiàn)可調(diào)遲滯。
圖 1：TPS3710添加了用于滯后的電阻器
公式 1 和 2 計算圖 1 中電路的上升和下降閾值：
3.檢測負電壓
監(jiān)控負電壓可能很棘手，因為大多數(shù)系統(tǒng)都有以地為參考的邏輯信號，需要電平轉換才能實現(xiàn)通信。實現(xiàn)必要電平轉換的一種方法是使用開漏輸出。圖 2 的原理圖顯示了如何在負軌中使用TPS3700，同時輸出電平向上移位以提供正邏輯。
圖 2：為負電壓檢測配置的 TPS3700/1
在圖 2 中，監(jiān)測電壓 (V MON ) 是相對于地的負電壓。您可以使用 R1、R2 和 R3 以與設置正電壓相同的方式設置過壓和欠壓限制（有關更多信息，請參閱產(chǎn)品數(shù)據(jù)表）。TPS3700或TPS3701的漏極開路輸出獨立于 VDD，這意味著 V PULLUP可以是一個正電壓，使正接地參考邏輯電壓能夠與任何微控制器或處理器接口。
使用前面描述的方法檢測負電壓需要在輸出端安裝額外的二極管和電阻器。檢測具有較少附加組件的負電壓的另一個技巧是使用正電壓來上移電阻分壓器電壓，以便分壓閾值電壓相對于地為正。四通道 TPS386000 監(jiān)控器提供了一個參考電壓，您可以將電阻鏈連接到該參考電壓，從而使這一切變得容易。參見圖 3。
圖 3：使用外部參考電壓檢測負電壓
在圖 3 中，V MON(4,NEG)節(jié)點代表負監(jiān)測電壓，V MON(4,POS)代表正監(jiān)測電壓。負監(jiān)控是可能的，因為電阻分壓器以 V REF引腳（1.2V 輸出）為參考，而不是以地為參考，如在正通道中。當負通道低于 -14.92V 且正通道升至 15.04V 以上時，RESET 輸出將在圖 3 中變高（名義上）。
4.添加 P 型 JFET 以去除虛假的低電壓輸出信號
大多數(shù)監(jiān)控器要求 VDD 上有一定量的電壓，然后器件的輸出才能提供準確的輸出。該電壓通常約為 800mV – 低于此電壓，監(jiān)控器無法控制將輸出拉低或拉高的內(nèi)部電路。因此，輸出將隨著上拉電壓上升，直到有足夠的空間讓設備將其拉回。很多時候你可以忽略這一點；但是，在您無法做到的情況下，您可以添加一個 P 溝道結型場效應晶體管 (JFET)，以確保即使 VDD 不足以為監(jiān)控器供電時，輸出也能保持低電平。圖 4 顯示了一個示例。
圖 4：添加 JFET 以消除低 VDD 時的輸出電壓上升
在圖 4 中，TPS3890的正常輸出表示為 V G。當 V MON（監(jiān)測電壓）上升時，V G處的電壓也會短暫上升至 0.5V 左右。通過添加在源極跟隨器配置中配置的標準 JFET，源極電壓（標記為 V OUT）將跟蹤 V G處的電壓減去 JFET 的閾值電壓。這導致 V G和 V OUT之間大約有 1V 的壓降，并消除了 V G上的 0.5V 上升。圖 5 顯示了使用 JFET 對 TPS3890 輸出的影響。
圖 5：TPS3890 啟動時在輸出上有和沒有 JFET
監(jiān)督員在廣泛的應用程序和系統(tǒng)中都是必不可少的。雖然大多數(shù)標準配置不需要一個或兩個電阻器之外的任何附加組件，但有些應用程序需要附加功能。希望這篇文章有助于提供一些關于如何解決這些獨特案例的想法。
下載文檔
