在雷達和其他國防應(yīng)用中對 FPGA 電源進行排序和供電方案

航空航天和國防應(yīng)用，從加固型通信到雷達再到航空電子設(shè)備，都需要具有精確電壓調(diào)節(jié)、高功率密度、高效率和全面系統(tǒng)診斷的智能電源，以實現(xiàn)高可靠性。

越來越多的航空航天和國防應(yīng)用正在使用速度更快、性能更高的處理器和現(xiàn)場可編程門陣列 (FPGA)。如圖 1 所示，雷達不僅需要一個用于數(shù)字信號處理器 (DSP)、FPGA 和輸入/輸出 (I/O) 軌的 DC/DC 轉(zhuǎn)換器，還需要一個定序器來為上電和上電提供準(zhǔn)確的排序-down 場景。

圖 1：雷達框圖

為什么需要對電源軌進行排序？

電源軌排序不當(dāng)會給電源帶來多種風(fēng)險，包括降低可靠性（可能導(dǎo)致設(shè)備故障）、對集成電路造成壓力、縮短應(yīng)用壽命和立即出現(xiàn)故障，這與過大的電壓差和電流流入有關(guān)。圖 2 顯示了一個典型的電源排序圖。

圖 2：電源排序圖

如圖 3 所示，共有三種排序方案：順序、比例和同時：

· 

順序是指兩個或多個電壓軌以不同的壓擺率和不同的最終值按順序上電或斷電。

· 

· 

比率是指兩個或多個電壓軌以不同的壓擺率和不同的最終值同時上電或斷電。

· 

· 

同步是指兩個或多個電壓軌以相同的轉(zhuǎn)換速率同時上電或斷電，但最終值不同。

· 

圖 3：電壓軌排序的類型

解決所有這些排序方案的能力以及監(jiān)控電源軌并靈活且易用地報告系統(tǒng)警告和故障的能力對于防止過流和過熱等失控問題至關(guān)重要。

UCD90320U是 TI 最新的 32 通道 PMBus定 序器，可通過其板載非易失性存儲器通過 Fusion Digital Power? Designer 圖形用戶界面針對各種定序場景進行編程和重新配置，如圖 4 所示。

圖 4：Fusion Digital Power Designer 中的電壓軌序列時序配置窗口

處理電離輻射暴露

在雷達和其他國防應(yīng)用中，可能存在電離輻射暴露的情況。發(fā)生這種情況時，及時故障 (FIT) 率會增加；也就是說，失敗的概率會增加。半導(dǎo)體中電離輻射故障的一個典型例子是單粒子翻轉(zhuǎn) (SEU)。SEU 是由電離輻射沖擊引起的，該沖擊會釋放存儲元件（例如配置存儲器單元、用戶存儲器和寄存器）中的電荷，從而導(dǎo)致位翻轉(zhuǎn)，如圖 5 所示。由 SEU 引起的變化被認為是“軟”的，因為電路/設(shè)備本身不會被輻射永久損壞。如果有新數(shù)據(jù)寫入該位，設(shè)備將正確存儲新數(shù)據(jù)。

圖 5：影響存儲單元的電離輻射 SEU

在地面應(yīng)用中，需要關(guān)注的兩個輻射源是包裝雜質(zhì)發(fā)射的 α 粒子和宇宙射線與地球大氣相互作用產(chǎn)生的高能中子。過去 20 年進行的研究導(dǎo)致了高純度封裝材料（超低 α [ULA]），它可以最大限度地減少由 α 粒子輻射引起的 SEU 效應(yīng)。今天，不可避免的大氣中子仍然是 SEU 效應(yīng)的主要原因。

UCD90320U 使用緊湊的 0.8 毫米間距球柵陣列封裝和 ULA 模塑料，以減少由電離 α 粒子引起的軟錯誤。該定序器/監(jiān)視器還具有掃描用戶配置靜態(tài)隨機存取存儲器以檢測 SEU 的能力。ULA 和 SEU 檢測功能都為雷達和其他國防應(yīng)用提供了更高的可靠性。根據(jù)實際客戶結(jié)果，ULA 封裝中 UCD90320U 的 FIT 率降至 10，而非 ULA 封裝的 FIT 率為 1,344。

實現(xiàn)有效的電壓調(diào)節(jié)

在成功對 FPGA 軌進行排序后，FPGA 內(nèi)核軌在電壓調(diào)節(jié)、功率密度、熱性能和效率方面最為關(guān)鍵。一些最新的 FPGA 要求總?cè)莶顬?±2% 直流加交流（交流 = 負載瞬態(tài)），這使得穩(wěn)壓器設(shè)計具有挑戰(zhàn)性。表 1 列出了典型的大電流 FPGA 內(nèi)核和 I/O 導(dǎo)軌設(shè)計規(guī)范。

表 1：大電流 FPGA 內(nèi)核和 I/O 軌電源規(guī)格

雷達和其他國防設(shè)備客戶通常更喜歡電源模塊，因為它易于使用和免維護。對于需要 120 A 輸出電流的 FPGA，等效的分立多相降壓穩(wěn)壓器解決方案需要 66 個分立元件和數(shù)百小時的設(shè)計、布局、實驗室測試、原型設(shè)計、可靠性和最終測試。該設(shè)計還將接受電磁兼容性測試，以及用于國防應(yīng)用的沖擊和振動測試。

對于最高性能的 FPGA，TI 的TPSM831D31 120-A 加 40-A 雙輸出 PMBus 降壓模塊可以幫助設(shè)計人員在高功率密度下滿足 ± 2% 的直流和交流容差規(guī)范，在 720 mm 2的印刷電路板面積。

TPSM831D31 采用我們專有的 DCAP+? 控制模式，可以減少輸出電容器的數(shù)量，包括在嚴重負載瞬態(tài)期間保持輸出電壓調(diào)節(jié)所需的多層陶瓷電容器的數(shù)量。TPMS831D31可以同時為 FPGA 內(nèi)核和 I/O 軌供電，如圖 6 所示。

圖 6：TPSM831D31 應(yīng)用電路

如果您正在使用大電流 FPGA 設(shè)計雷達或任何其他防御設(shè)備，并且您的設(shè)計重點是 FPGA DC/DC 轉(zhuǎn)換器的全面排序、監(jiān)控、易用性和高功率密度，請考慮使用可重新配置的 PMBus 排序器，例如 UCD90320U和高性能模塊，如 TPSM831D31。