電源提示：使用簡(jiǎn)單的 SPICE 模型來(lái)模擬降壓控制環(huán)路

首次啟動(dòng)降壓轉(zhuǎn)換器時(shí)，確信它會(huì)穩(wěn)定不是很好嗎？這當(dāng)然可以通過(guò)使用簡(jiǎn)單的仿真模型和一些簡(jiǎn)單的計(jì)算來(lái)設(shè)置誤差放大器和功率級(jí)增益來(lái)實(shí)現(xiàn)。

圖 1 顯示了帶有誤差放大器、功率級(jí)增益和輸出濾波器的電流模式 (CM) 模型。誤差放大器查看輸出電壓，將其與內(nèi)部參考電壓進(jìn)行比較，并向功率級(jí)生成誤差信號(hào)。功率級(jí)增益模塊將誤差電壓轉(zhuǎn)換為輸出電流。簡(jiǎn)單的壓控電流源對(duì)兩種增益進(jìn)行建模。在輸出中添加無(wú)損傳輸線會(huì)引入相位滯后，從而提高更高帶寬 (BW) 的精度。

圖 1：CM 控制回路模型

1Vac 擾動(dòng)被注入反饋并傳播到功率級(jí)濾波器輸出 V_loop，以測(cè)量系統(tǒng)的環(huán)路增益。將反饋連接到誤差放大器的正輸入而不是負(fù)輸入可以消除相移。這使得電源的相位裕度在 V_loop 處直接可讀。

您必須確定兩個(gè)誤差放大器參數(shù)：直流增益和運(yùn)算放大器 (op-amp) BW。大多數(shù)控制器數(shù)據(jù)表都指定了這兩個(gè)參數(shù)。為了模擬運(yùn)算放大器的開(kāi)環(huán)頻率響應(yīng)，首先通過(guò)將 800V/V（或 58dB）的開(kāi)環(huán)增益除以 92μA/V 的跨導(dǎo)來(lái)計(jì)算輸出阻抗 (R_ZO)。這給出了 8.7MOhms 的輸出阻抗。接下來(lái)，計(jì)算低頻極點(diǎn)，將其 BW 設(shè)置為 2.7MHz，如數(shù)據(jù)表中所述。需要 2.7MHz/800 或 3.4kHz 的極點(diǎn)。使用這個(gè)極點(diǎn)頻率和 8.7MOhms 的輸出阻抗會(huì)產(chǎn)生 5.4pF 的輸出電容。組件 R2、C1 和 C2 提供穩(wěn)定電源所需的外部補(bǔ)償。

我根據(jù)數(shù)據(jù)表將功率級(jí)模塊的增益設(shè)置為 10A/V。通過(guò) CM 控制，峰值電流跟隨誤差信號(hào)，將電感器變成電流源并將其從模型中消除。輸出濾波器組件值必須準(zhǔn)確。它們影響濾波器極點(diǎn)和零頻率，從而影響轉(zhuǎn)換器的帶寬和產(chǎn)生的相位響應(yīng)。一定要降低陶瓷輸出電容的直流偏置電容，它通常遠(yuǎn)小于規(guī)定值。鋁電容器的等效串聯(lián)電阻 (ESR) 在冷運(yùn)行時(shí)會(huì)增加十倍以上，因此請(qǐng)務(wù)必使用最高預(yù)期 ESR 來(lái)驗(yàn)證穩(wěn)定性。

傳輸線引入了相位滯后，從而提高了更高頻率的精度。這種相位滯后是傳播延遲的結(jié)果，并且與轉(zhuǎn)換器從最初發(fā)出命令時(shí)實(shí)際切換所需的時(shí)間有關(guān)。平均延遲時(shí)間約為開(kāi)關(guān)周期的二分之一，并在開(kāi)關(guān)頻率的二分之一處引入 90° 相位滯后。對(duì)于低帶寬轉(zhuǎn)換器，影響會(huì)很小。然而，當(dāng) BW 接近開(kāi)關(guān)頻率的二分之一時(shí)，相位顯著降低，更好地匹配實(shí)際相位響應(yīng)。如果模型中沒(méi)有這個(gè)，預(yù)計(jì)相位響應(yīng)誤差會(huì)增加到開(kāi)關(guān)頻率的十分之一以上。

圖 2 顯示了模擬響應(yīng)，而圖 3 顯示了實(shí)際測(cè)量結(jié)果。傳輸線降低了較高頻率的相位。預(yù)測(cè)數(shù)據(jù)與實(shí)際數(shù)據(jù)有很好的相關(guān)性；但是，兩者之間確實(shí)存在一些錯(cuò)誤。這些差異可能是由于內(nèi)部斜率補(bǔ)償和價(jià)值差異等因素造成的。

圖 2：模擬CM 模型的增益和相位裕度

圖 3：實(shí)驗(yàn)室測(cè)量顯示出良好的相關(guān)性

該模型提供了一種簡(jiǎn)單的方法來(lái)以合理的精度驗(yàn)證 CM 降壓轉(zhuǎn)換器中的補(bǔ)償值。模擬結(jié)果可以驗(yàn)證穩(wěn)定性；減少測(cè)試時(shí)間；并對(duì)第二級(jí) LC 濾波器、長(zhǎng)電感引線和下游電容的影響進(jìn)行建模。在將初始 BW 設(shè)置為較低以進(jìn)行結(jié)帳、驗(yàn)證穩(wěn)定性和針對(duì)更高的 BW 進(jìn)行優(yōu)化時(shí)，它最有用。