從 2030 年起，新型存儲技術有望進入內(nèi)存路線圖，在延遲/生產(chǎn)力空間中補充 3D NAND 閃存、硬盤驅(qū)動器 (HDD) 和磁帶。本文介紹了兩種新的基于液體的存儲概念：膠體和電石存儲器。我們解釋了基本操作原理，展示了第一個實驗結(jié)果，并強調(diào)了它們在未來近線存儲應用中的潛力。這些液態(tài)記憶最近在 2022 年國際記憶研討會 (IMW) 的一篇受邀論文中提出。
存儲密度擴展趨勢放緩
當今的內(nèi)存格局包括各種類型的內(nèi)存，每一種內(nèi)存都在存儲數(shù)據(jù)和將數(shù)據(jù)來回饋送到電子系統(tǒng)的計算部分中發(fā)揮作用。在傳統(tǒng)的計算機層次結(jié)構中，快速且更昂貴的有源存儲器——靜態(tài)隨機存取存儲器 (SRAM) 和動態(tài) RAM (DRAM)——與更高延遲和更低成本的存儲解決方案不同。
存儲大量數(shù)據(jù)主要通過 NAND 閃存、HDD 和磁帶技術完成。雖然磁帶存儲仍然僅限于長期存檔，但 HDD 和 NAND 閃存用于在線和近線存儲應用：它們都需要比磁帶更頻繁地訪問，訪問時間從微秒到幾秒不等。NAND 閃存在這兩種存儲類型中提供最低的延遲和功耗。這種非易失性存儲器存在于所有主要的電子最終用途市場，例如智能手機、服務器、PC、平板電腦和 USB 驅(qū)動器。
多年來，研究人員已經(jīng)能夠顯著提高各種存儲解決方案的比特密度，以跟上對每卷比特不斷增長的需求。然而，幾年來，HDD 技術一直未能跟隨歷史生產(chǎn)力趨勢線。預計 NAND 閃存技術也會出現(xiàn)類似的時間延遲。到 2029 年， 3D NAND 閃存預計將達到高達 70Gbit/mm 2的存儲密度，相對于歷史密度擴展路線圖，這將放緩大約四年。
進入后NAND時代
在 NAND 閃存擴展飽和后，我們預計不同的存儲技術將共存，每種技術都會在大小、能耗、延遲和成本方面進行權衡。正在研究存儲的新概念，不是為了取代現(xiàn)有的存儲解決方案，而是在延遲/生產(chǎn)力空間中補充它們。想想 DNA 存儲，目標是低成本、超高密度但速度較慢的歸檔應用(例如保存(監(jiān)視)視頻、醫(yī)療和科學數(shù)據(jù))，或鐵電存儲技術，預計將在低延遲中找到自己的位置存儲細分市場。所有這些存儲器都將組織在不同的層級中，并將共同滿足 >100 zettabyte 數(shù)據(jù)時代的存儲需求。
在本文中，我們提出了兩種新的基于液體的存儲概念——膠體和電石存儲器——具有超高密度近線存儲應用的潛力。例如，這些存儲解決方案可以使歸檔的“非活動”數(shù)據(jù)，如電子郵件檔案、圖像和聲音文件，或其他大型文檔，用戶可以在幾秒鐘內(nèi)訪問。從 2030 年開始，它們可能會在 HDD 和磁帶之間找到自己的位置，每卷的位數(shù)要高得多，但比 3D NAND 閃存慢。
增加位密度需要新的方法來尋址存儲單元
我們認為，以經(jīng)濟高效的方式進一步擴展傳統(tǒng)固態(tài)存儲器(如 SRAM、DRAM 或 3D NAND 閃存)的位密度具有挑戰(zhàn)性，這是有一個根本原因。在所有這些存儲器中，存儲單元被組織成二維或三維陣列，位于字線和位線的交叉點。每個單元至少由一個存儲元件和一個訪問設備組成。存取裝置——通常是晶體管或二極管——將存儲元件連接到至少兩條線，用于選擇、讀取和寫入存儲單元。
縮放挑戰(zhàn)與存儲元件本身無關(單個分子大小的存儲元件已被證明)，而是與訪問設備及其布線有關。單元的尺寸至少為 2Fx2F (4F 2 )，其中 F 是最小特征尺寸(例如，字線半間距)，由用于圖案化導線的(昂貴的)光刻步驟確定。這種為每個存儲元件配備一個訪問設備的配置使得開發(fā)具有成本效益的高密度解決方案和每個單元存儲多于幾位(目前最多 4 位 NAND 閃存單元)具有挑戰(zhàn)性。
HDD 和磁帶存儲技術采用了不同的策略。在這里，數(shù)量顯著減少的讀/寫訪問設備連接到用作存儲介質(zhì)的更大的未圖案化區(qū)域。這導致比 NAND 閃存更高的密度和更低的每比特成本，以及更慢、更笨重和耗能的解決方案——因為讀取頭必須以機械方式定位在大面積上。
將密集的訪問設備陣列連接到體積存儲介質(zhì)
通過協(xié)調(diào)兩全其美，可以找到新的方法來以可承受的每比特成本制造超高密度存儲設備，并且比磁帶等運行速度更快。為什么不制作連接到體積存儲介質(zhì)的密集訪問設備陣列呢?受生命科學進步的啟發(fā)，這種存儲介質(zhì)可以是一種包含離子、分子或(納米)粒子的液體，可以對其進行操作并以更大的體積移動到作為密集陣列一部分的訪問設備。
這種方法將實現(xiàn)多位操作，每個位所需的訪問設備、電線和光刻步驟顯著減少。這種新方法的高密度潛力引起了業(yè)界的興趣，全球范圍內(nèi)正在研究幾種基于液體的概念。
下面，我們提出了兩個新的基于液體的概念，它們具有長期的近線存儲潛力，目標是(亞)秒訪問時間。在本文中，重點是它們的工作原理和第一個實驗結(jié)果。更多細節(jié)在 IMW 2022 的一篇題為“Liquid memory and the future of data storage”的論文中進行了介紹，有關電石存儲器的工作最近發(fā)表在 IEEE Transactions on Electron Devices 的一篇題為“Electrolithic Memory: A New Device for Ultrahigh”的論文中-密度數(shù)據(jù)存儲”。
膠體記憶：操縱納米粒子
Imec 引入的第一個基于液體的記憶概念被稱為膠體記憶。它很好地展示了如何將液體(例如，水)用作體積存儲介質(zhì)，并將溶解的納米顆粒(膠體)用作數(shù)據(jù)符號的載體。
這個想法是使用包含在儲層中的至少兩種類型的納米粒子(圖 3 中的 A 和 B)的膠體。該儲存器連接到毛細管陣列，納米顆?？梢圆迦肫渲?。如果納米顆粒僅比毛細管的直徑稍小，則可以保留顆粒(位)進入毛細管的順序。正是在這個比特序列中，信息才能被編碼。納米顆?？梢酝ㄟ^位于每個毛細管入口處的電極選擇性地誘導(和感測)。CMOS 外圍電路控制電極陣列。
主要挑戰(zhàn)之一與“編寫”納米粒子的序列有關。換句話說，選擇性地吸引顆粒并將其插入毛細管中。Imec 研究人員正在從理論上和實驗上探索使用頻率相關介電泳作為寫入機制的可行性。按照這種機制，跨電極產(chǎn)生的交變電場對納米顆粒施加力。這種力是吸引力還是排斥力取決于粒子的類型和誘發(fā)電場的頻率等?？梢酝ㄟ^選擇對所施加頻率(吸引與排斥)響應不同的兩個粒子來創(chuàng)建選擇性寫入過程。
膠體記憶技術處于研發(fā)探索階段。第一組采用不同配置(包括叉指和棋盤排列陣列)的微米大小電極的實驗標志著第一個里程碑。利用介電泳效應，他們展示了從混合溶液中選擇性提取聚苯乙烯納米粒子的可行性。但所需的技術仍需要重大發(fā)展。正在進行進一步的研究以微調(diào)該概念并提供納米級的第一個原理證明。
電石存儲器：利用電化學
與膠體存儲器類似，電石存儲器也使用流體儲存器和毛細管陣列。但在這種情況下，金屬離子溶解在液體中，讀寫操作是通過更傳統(tǒng)的電沉積和電溶解技術來實現(xiàn)的。
更詳細地說，儲液器包含一種流體，其中溶解了至少兩種金屬離子(圖 5 中的 A 和 B)。該儲層連接到一系列毛細管(或孔)。工作電極(由釕等惰性金屬制成)位于每個毛細管的底部。儲存器也與單個反電極接觸。儲液器、工作電極和公共反電極一起為每個毛細管形成一個電化學電池。密集的工作電極陣列連接到 CMOS 集成電路，用于單獨尋址每個電極。
通過在毛細管內(nèi)的工作電極上施加一定的電位，金屬 A 的薄層可以沉積在電極上。金屬 B 的行為相似，但沉積的起始電位不同——由其化學性質(zhì)決定。信息現(xiàn)在可以被編碼在交替層的堆棧中，暗示著地層石(lithos)——這就是新記憶的名稱。
我們現(xiàn)在可以想出幾種方法來對信息進行編碼。在一種可能的編碼方案中，1nm 的金屬 A 可用于編碼二進制 0，而 2nm 厚的 A 層編碼二進制 1。固定厚度(例如，0.5nm)的金屬 B 層可用于描繪后續(xù)層實際上，假設 B 的起始電位高于 A，金屬 B 層將與一定量的 A 合金化?？梢酝ㄟ^反轉(zhuǎn)電池電流和監(jiān)測溶解電位來實現(xiàn)電石存儲器的讀取。
在使用毫米和微米大小電極的第一個概念驗證中，可以成功地證明使用這些技術進行讀寫的可行性。例如，對于直徑為 4μm 的電極，研究人員展示了兩層 CoNi 的連續(xù)寫入和讀取，與三層 Cu 交替。實驗還表明，微米大小的電極比大電極的寫入/讀取時間更短。
最終需要緊密間距的納米級井來實現(xiàn)足夠高的位密度和響應時間。因此，Imec 研究人員制造了第二代電石存儲單元，旨在從廣泛的平行納米井陣列(直徑 80-150 納米，深 300 納米)寫入和讀取信號。初步結(jié)果表明，溶解 Cu/CoNi 五層堆疊后獲得的讀取信號與寫入(即沉積)操作很好地對應，如圖 7 所示。
邁向工業(yè)應用：提高密度、響應時間、帶寬、耐用性和保留率
這些基于液體的新型存儲器仍處于探索性研究階段，其中電石存儲器是最先進的。盡管如此，業(yè)界已經(jīng)對這些概念表現(xiàn)出極大的興趣。在 Imec，我們設想從 2030 年起將它們引入內(nèi)存路線圖，屆時3D NAND 閃存的位密度縮放將開始飽和。
隨著進一步擴展的努力，我們預計通過這些方法，位存儲密度可以推向 1Tbit/mm 2范圍，與 3D NAND 閃存相比，每 mm 2的工藝成本更低。對于液態(tài)存儲器而言，只有電極和毛細管的間距為 40nm，才能實現(xiàn)如此高的密度。此外，研究人員必須能夠分別制造用于膠體和電石存儲器的縱橫比約為 400:1 和 165:1 的毛細管。這類似于制造未來 3D NAND 閃存產(chǎn)品所需的內(nèi)存孔的縱橫比，因此被認為是一個現(xiàn)實的目標。
要成為近線應用的可行存儲解決方案，該技術還必須具有足夠的響應時間、帶寬(例如 20Gb/s)、循環(huán)耐久性(10 3寫入/讀取周期)、能耗(幾 pJ 寫入位)、和保留(超過 10 年)。這些評估將成為進一步研究的主題，建立在 Imec 的 300 毫米液體記憶測試平臺上，該平臺具有不同配置的膠體和電石電池。
下載文檔
