當(dāng)前位置:首頁(yè) > 廠商動(dòng)態(tài) > Achronix半導(dǎo)體
[導(dǎo)讀]隨著數(shù)據(jù)中心、人工智能、自動(dòng)駕駛、5G、計(jì)算存儲(chǔ)和先進(jìn)測(cè)試等應(yīng)用的數(shù)據(jù)量和數(shù)據(jù)流量不斷增大,不僅需要引入高性能、高密度FPGA來(lái)發(fā)揮其并行計(jì)算和可編程硬件加速功能,而且還對(duì)大量數(shù)據(jù)在FPGA芯片內(nèi)外流動(dòng)提出了更高的要求。于是,在FPGA芯片中集成包括片上二維網(wǎng)絡(luò)(2D NoC)和各種最新高速接口的新品類FPGA芯片應(yīng)運(yùn)而生,成為FPGA產(chǎn)業(yè)和相關(guān)應(yīng)用的新熱點(diǎn)。


作者:黃侖,Achronix高級(jí)現(xiàn)場(chǎng)應(yīng)用工程師

概述

隨著數(shù)據(jù)中心、人工智能、自動(dòng)駕駛、5G、計(jì)算存儲(chǔ)和先進(jìn)測(cè)試等應(yīng)用的數(shù)據(jù)量和數(shù)據(jù)流量不斷增大,不僅需要引入高性能、高密度FPGA來(lái)發(fā)揮其并行計(jì)算和可編程硬件加速功能,而且還對(duì)大量數(shù)據(jù)在FPGA芯片內(nèi)外流動(dòng)提出了更高的要求。于是,在FPGA芯片中集成包括片上二維網(wǎng)絡(luò)(2D NoC)和各種最新高速接口的新品類FPGA芯片應(yīng)運(yùn)而生,成為FPGA產(chǎn)業(yè)和相關(guān)應(yīng)用的新熱點(diǎn)。

拉開(kāi)這場(chǎng)FPGA芯片創(chuàng)新大幕的是全球最大的獨(dú)立FPGA技術(shù)和產(chǎn)品提供商Achronix半導(dǎo)體公司,其采用7nm工藝打造的AchronixSpeedster7t FPGA不僅擁有諸多高性能外圍Hard IP,而且是全球首次在FPGA的邏輯陣列上集成了2D NoC,一經(jīng)推出就在市場(chǎng)得到了積極的響應(yīng),并引來(lái)競(jìng)爭(zhēng)對(duì)手的模仿和跟隨。

Speedster7t這款專門針對(duì)人工智能/機(jī)器學(xué)習(xí)(AI / ML)和高帶寬應(yīng)用進(jìn)行優(yōu)化的高性能、高密度FPGA,包括了革命性的二維片上網(wǎng)絡(luò)(2D NoC)、新型機(jī)器學(xué)習(xí)處理器(MLP)、400G以太網(wǎng)和PCIe Gen5端口,以及高帶寬GDDR6和DDR4/5存儲(chǔ)控制器。Speedster7t FPGA架構(gòu)如圖1所示。

圖1 Speedster7t FPGA結(jié)構(gòu)圖

AchronixSpeedster7tFPGA除了在外圍HardIP上都采用目前業(yè)內(nèi)領(lǐng)先的大帶寬高速率IP,在內(nèi)部的可編程邏輯的架構(gòu)中也做了大量的優(yōu)化去進(jìn)一步提高內(nèi)部可編程邏輯的性能,從而適配外圍IP超高帶寬需求。本文首先談?wù)凷peedster7tFPGA的片上SRAM,也就是BlockRAM針對(duì)傳統(tǒng)的結(jié)構(gòu)所做出的一些優(yōu)化。

Speedster7tFPGA中可編程邏輯的架構(gòu)

Speedster7tFPGA中內(nèi)部的可編程資源是按列排布,包括LUT、FF、ALU、MUX、MLP、BlockRAM、LogicRAM。如圖2所示。

圖2 Speedster7t FPGA可編程邏輯結(jié)構(gòu)

其中MLP、BlockRAM、LogicRAM是集成在一起,他們之間的連接用的是專有的走線,不占用可編程邏輯走線資源,這樣做的目的主要是為了提高性能,同時(shí)也可以節(jié)省可編程邏輯走線資源,這個(gè)架構(gòu)對(duì)于AI,還有需要用到MLP的一些復(fù)雜算法的性能優(yōu)化是非常明顯的,在我們的MLP系列文章中會(huì)詳細(xì)講到,這里我們只重點(diǎn)說(shuō)一下BlockRAM。

Speedster7tFPGA的BlockRAM特點(diǎn)

Speedster7t FPGA內(nèi)部的BlockRAM是一個(gè)容量為72kbit的簡(jiǎn)單雙端口RAM,有一個(gè)讀端口,一個(gè)寫(xiě)端口。兩個(gè)端口的時(shí)鐘完全獨(dú)立,并且可以完全獨(dú)立的配置讀寫(xiě)位寬。它可以靈活的配置成簡(jiǎn)單雙端口RAM或者ROM。

BlockRAM的主要特性如表1所示。

表1 Block RAM的關(guān)鍵特性

BlockRAM框圖如圖3所示。

圖3 BlockRAM內(nèi)部結(jié)構(gòu)

Speedster7tFPGA的BlockRAM級(jí)聯(lián)結(jié)構(gòu)

Speedster7tFPGA的BlockRAM最大的特點(diǎn)是增加了BlockRAM間的級(jí)聯(lián)走線,級(jí)聯(lián)走線是BRAM間專有的連線,不占用可編程邏輯的走線資源,可以極大的提升多個(gè)BlockRAM級(jí)聯(lián)的性能。圖4顯示了BlockRAM間級(jí)聯(lián)走線的架構(gòu)。

圖4 BlockRAM級(jí)聯(lián)結(jié)構(gòu)

由圖4可以看出,讀寫(xiě)地址線和數(shù)據(jù)線都有專有的級(jí)聯(lián)線連接。這樣的架構(gòu)在一些場(chǎng)景中都會(huì)有應(yīng)用,比如:需要從外部端口接收數(shù)據(jù)或者從GDDR6讀數(shù)據(jù)去初始化大量BlockRAM的場(chǎng)景,AI的神經(jīng)網(wǎng)絡(luò)就是一個(gè)典型的應(yīng)用,在每一層的卷積算法中,系統(tǒng)都會(huì)從GDDR6讀出圖像數(shù)據(jù)和權(quán)重?cái)?shù)據(jù)放入每個(gè)引擎的BlockRAM中,引擎計(jì)算完畢以后再存入到GDDR6中供下一次運(yùn)算使用。

有了這樣的級(jí)聯(lián)架構(gòu),我們?cè)趯?xiě)入數(shù)據(jù)去初始化大量BlockRAM的時(shí)候不需要外部數(shù)據(jù)有很大的扇出,直接通過(guò)同一列BlockRAM的級(jí)聯(lián)線就可以輕松完成,具體實(shí)現(xiàn)可以參考Achronix MLP_Conv2D參考設(shè)計(jì)。另外一個(gè)例子就是在需要多個(gè)BlockRAM去構(gòu)成更大容量的RAM的時(shí)候,如果利用級(jí)聯(lián)線可以大大提升系統(tǒng)的性能。我們針對(duì)這個(gè)專門做了一個(gè)工程比較一下,生成一個(gè)位寬64bit,深度16384的一個(gè)簡(jiǎn)單雙端口RAM,需要用到16個(gè)BlockRAM。我們分別用專有級(jí)聯(lián)線和內(nèi)部可編程邏輯去拼深度兩種方法來(lái)對(duì)比??梢钥吹接脤S械募?jí)聯(lián)線資源更省,而且性能有了很大的提高。

使用專有的級(jí)聯(lián)線資源占用和性能:

使用可編程邏輯資源占用和性能:

后面我們會(huì)繼續(xù)深入了解Speedster7t FPGA可編程邏輯的各種特性,并且會(huì)用一些例子來(lái)說(shuō)明如何更高效的利用這些特性,以將Speedster7t這款業(yè)界首創(chuàng)的高數(shù)據(jù)帶寬FPGA芯片與更多的創(chuàng)新智能化應(yīng)用結(jié)合起來(lái)。

此外,Achronix也提供Speedcore嵌入式FPGA硅知識(shí)產(chǎn)權(quán)(IP)產(chǎn)品,用來(lái)幫助用戶在應(yīng)用規(guī)模進(jìn)一步擴(kuò)大后,去開(kāi)發(fā)帶有eFPGA邏輯陣列的ASIC或者SoC產(chǎn)品,它們由Achronix的ACE FPGA開(kāi)發(fā)工具提供支持,從而可以重用FPGA開(kāi)發(fā)成果,這是Achronix在率先引入2D NoC和MLP之外,另一個(gè)層面上的創(chuàng)新。


參考文獻(xiàn):

Achronix website www.achronix.com

Achronix Speedster7t IP component UG090


本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉