臺積電3納米(N3)產(chǎn)量和良率提升,成世界最先進芯片制造技術
臺積電目標是2025年量產(chǎn)2納米(N2)制程,現(xiàn)階段是3納米(N3)產(chǎn)量和良率提升,是世界最先進芯片制造技術。臺積電強調,2023年量產(chǎn)更具效益的N3E制程,滿足客戶需求。
隨著先進制程發(fā)展,近期臺積電研發(fā)和技術高級副總裁米玉杰分享更多資訊。臺積電下階段將轉向有更大鏡頭的微影曝光設備,2024年導入High-NA EUV微影曝光,一般認為用于2納米芯片制造。
報引導用ASML介紹,有高數(shù)值孔徑 (High-NA) 的新型EUV曝光微影系統(tǒng),提供0.55孔徑,與0.33孔徑透鏡EUV系統(tǒng)相較,不但精準度提高,也可達更高分辨率,完成更小晶體管設計,同時每小時超過200片芯片產(chǎn)能,對市場的量產(chǎn)需求大有幫助。
英特爾已宣布采購業(yè)界首部High-NA微影曝光設備TWINSCAN EXE:5200系統(tǒng),2025年使用High-NA的EUV微影曝光設備生產(chǎn)。臺積電2024年拿到High-NA EUV微影曝光設備后,初期僅用于研發(fā)協(xié)作,會照要求調整,適當時候再大規(guī)模生產(chǎn)。
與3納米制程節(jié)點不同的是,2納米制程節(jié)點將使用Gate-all-around FETs(GAAFET)晶體管技術,使2納米制程節(jié)點比3納米制程節(jié)點提升10%~15%性能,功耗降低25%~30%。預估2納米制程2024年底做好風險生產(chǎn)準備,2025年底量產(chǎn),客戶2026年就能收到首批芯片。
繼今年6月首度公布2納米制程路線圖后,備受關注的芯片制造巨頭臺積電的高端制程量產(chǎn)推進時間表也于近日敲定。公開報道指出,臺積電先進制程目前進展順利,3納米將于今年下半年量產(chǎn),升級版的3納米制程將于2023年量產(chǎn),2納米則預計于2025年量產(chǎn)。作為全球最先進的芯片制程,臺積電2納米首次采用全新架構。據(jù)臺積電總裁魏哲家在此前的技術論壇上透露,相較3納米制程,采用新架構的2納米制程芯片在相同功耗下頻率可提升10%至15%,在相同頻率下功耗能降低25%至30%。
值得注意的是,2納米將是臺積電工藝制程方面的一個轉型節(jié)點。由于傳統(tǒng)的架構工藝已經(jīng)接近效能極限,臺積電最大的對手三星、英特爾已經(jīng)在3納米上使用最新工藝架構,但或是出于保守考慮,臺積電3納米仍然沿用了傳統(tǒng)架構工藝,這使得業(yè)內對臺積電3納米芯片的性能產(chǎn)生了頗多質疑。而隨著最新制程的時間表陸續(xù)敲定,業(yè)內認為,臺積電將進一步拉開與三星、英特爾的差距。CHIP全球測試中心中國實驗室主任羅國昭向《中國經(jīng)營報》記者表示,臺積電在2納米制程上的轉型發(fā)力如果成功,會將此前在頭部客戶積累上的優(yōu)勢進一步放大,這也意味著全球芯片制造市場的馬太效應或將進一步加劇。
雖然新架構的市場前景未明,但放棄傳統(tǒng)架構,對執(zhí)行業(yè)牛耳的臺積電而言,或許只是遲早的事情,尤其是在三星、英特爾的步步進逼之下,舊架構的短板尤為凸顯。
長久以來,芯片制造廠商在先進制程方面都采用了鰭式場效電晶體(FinFET)架構,尤其是在臺積電內部,F(xiàn)inFET的技術積累尤為成熟,這也助其持續(xù)在先進制程的研發(fā)上保持領先。但隨著芯片進入5納米范圍以下,F(xiàn)inFET的弊端也開始顯現(xiàn)。一位國內存儲芯片廠商的技術負責人告訴記者,集成電路工作通電時內部晶體管會存在漏電效應。“傳統(tǒng)上可以通過控制晶體管的間距降低這種影響,但當制程低到一個極限時,漏電的影響無可避免?!痹撠撠熑吮硎?。
而在業(yè)內這個極限節(jié)點普遍被認為是3納米,雖然臺積電宣稱通過技術改進很好地解決了漏電問題,但意圖趕超臺積電的三星已搶先做出改變,使用了新的全柵場效應晶體(GAAFET)結構,并宣布在2022年推出3納米GAA(全環(huán)繞柵極晶體管)的早期版本,而其“性能版本”將在2023年出貨?!靶录軜嬤€不算很成熟,臺積電歷來是穩(wěn)扎穩(wěn)打的風格,在3納米策略上應該還是不想太冒進。但三星不一樣,他們在5納米上已經(jīng)極大落后于臺積電,想要趕超也只能放手一搏?!卑雽w產(chǎn)業(yè)分析師季維告訴記者。
季維表示,其實臺積電一直在進行GAAFET的研發(fā),并預備在2納米上再從FinFET切換到GAAFET,這樣在成本過渡上會更為合理,而在3納米方面臺積電也升級了相應的FinFET架構,依然保證了產(chǎn)品性能的穩(wěn)定。值得注意的是,三星也的確為激進的制程策略付出了代價。由于新架構的良率出現(xiàn)問題,三星2021年中期宣布原本計劃于2022年投產(chǎn)的3納米芯片延期一年至2023年,與臺積電幾乎一致。因此,從結果而論,三星的搶跑計劃并沒有成功實現(xiàn)。
芯片是現(xiàn)代工業(yè)的大腦,沒有芯片很多工業(yè)產(chǎn)品就有可能陷入癱瘓當中。
而且過去幾十年,人類一直在孜孜不倦地追逐芯片工藝的進步,從幾十微米到幾十納米,再到10納米,7納米,5納米,3納米,人類一直在向極限進行挑戰(zhàn)。
但是按照芯片的制造工藝來看,工藝越高,對應的制造難度就越大。
雖然目前人類已經(jīng)攻克了3納米工藝,而且很快將量產(chǎn),但是對于2納米工藝,目前人類仍然面臨很多難題,一時半會無法攻破。
但再大的困難也無法阻擋一些企業(yè)與研究機構的研發(fā)的步伐。
畢竟芯片這個行業(yè)規(guī)模太大,誘惑力多,一旦攻克了最先進的芯片工藝,就可以源源不斷獲取巨額利潤。
所以即便2納米芯片制造工藝技術難度非常大,但仍然有很多企業(yè)以及科研機構持續(xù)投入巨額資金和精力進行研發(fā)。
而且在研發(fā)的過程當中可能會充滿一些戲劇性,比如近日美國的康奈爾大學就利用一種特殊的微波爐裝置攻克了2納米關鍵技術。
在芯片制造過程當中,硅必須摻雜越來越高的磷濃度,以促進準確和穩(wěn)定的電流傳輸,但隨著芯片工藝要求越來越高,傳統(tǒng)的退火方法已經(jīng)不再適用,比如2納米芯片對硅中的平衡溶解度的磷濃度以及一致性要求越來越高,需要用到新的制造工藝。
為此很多廠家以及科研院所都在尋找新的突破口,此前臺積電就曾經(jīng)作出推測,微波可用于退火(加熱)過程,以促進增加磷的摻雜濃度。