國(guó)芯科技：公司在積極布局Chiplet技術(shù)

國(guó)芯科技9月20日在互動(dòng)平臺(tái)回答投資者提問(wèn)時(shí)表示，公司在積極布局Chiplet技術(shù)。NationalChip總部位于杭州。公司專注于數(shù)字電視及物聯(lián)網(wǎng)人工智能領(lǐng)域的芯片設(shè)計(jì)和系統(tǒng)方案開(kāi)發(fā)。公司開(kāi)發(fā)的數(shù)字電視芯片產(chǎn)品已遍布全球，是全球領(lǐng)先的機(jī)頂盒芯片供應(yīng)商。同時(shí)公司深耕人工智能領(lǐng)域，率先推出多款面向物聯(lián)網(wǎng)的人工智能芯片，覆蓋家庭、車載和穿戴場(chǎng)景，擁有自主研發(fā)的神經(jīng)網(wǎng)絡(luò)處理器、指令集及編譯器等核心技術(shù)。

在全球半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程中，隨著芯片設(shè)計(jì)復(fù)雜程度不斷提升，研發(fā)費(fèi)用逐步升高，同時(shí)伴隨著芯片種類的愈加豐富，衍生出的集成電路、邏輯或單元布局設(shè)計(jì)的具有特定功能、可重復(fù)使用的電路模塊——半導(dǎo)體IP逐漸與EDA并列成為支撐芯片設(shè)計(jì)的最重要的上游核心技術(shù)。簡(jiǎn)化IC設(shè)計(jì)流程的IP復(fù)用理念極大地推動(dòng)了芯片設(shè)計(jì)產(chǎn)業(yè)的繁榮。

“摩爾定律放緩和對(duì)高性能計(jì)算的追求正在引領(lǐng)先進(jìn)封裝時(shí)代的到來(lái)，這必將帶來(lái)對(duì)于像芯和半導(dǎo)體先進(jìn)封裝仿真EDA解決方案的迫切需求，”Chipletz?CEO?Bryan?Black?評(píng)論道，“芯和半導(dǎo)體及其?Metis?電磁場(chǎng)仿真工具在仿真效率和內(nèi)存消耗方面提供了業(yè)界前所未有的性能優(yōu)勢(shì)，幫助我們順利應(yīng)對(duì)信號(hào)和電源完整性分析方面的獨(dú)特挑戰(zhàn)?！?

“Chipletz?公司的Smart?Substrate??產(chǎn)品將成為2.5D/3DIC先進(jìn)封裝的開(kāi)發(fā)工程師工具包中的一個(gè)強(qiáng)有力補(bǔ)充，”芯和半導(dǎo)體CEO凌峰博士說(shuō)，?“Smart?Substrate??能在一個(gè)封裝體內(nèi)實(shí)現(xiàn)來(lái)自不同供應(yīng)商的多個(gè)不同芯片的異構(gòu)集成，這對(duì)于?AI?工作負(fù)載、沉浸式消費(fèi)者體驗(yàn)和高性能計(jì)算市場(chǎng)尤其重要。芯和半導(dǎo)體很高興能夠在這項(xiàng)先進(jìn)封裝技術(shù)的交付中發(fā)揮作用?！?

隨著芯片工藝不斷演進(jìn)，硅的工藝發(fā)展趨近于其物理瓶頸，晶體管再變小變得愈加困難，摩爾定律放緩，但是算力和存儲(chǔ)的需求爆發(fā)，傳統(tǒng)方式推進(jìn)芯片性能很難維持產(chǎn)業(yè)的持續(xù)發(fā)展，行業(yè)進(jìn)入后摩爾時(shí)代。

當(dāng)前IC技術(shù)瓶頸與業(yè)務(wù)需求的主要矛盾在于：?jiǎn)挝凰懔εc數(shù)據(jù)量增速的矛盾：人工智能、大數(shù)據(jù)、5G 等技術(shù)發(fā)展，使數(shù)據(jù)量呈指數(shù)級(jí)增加，而單位算力的增速卻愈發(fā)遲緩。性能和功耗比提升的矛盾：芯片性能的提升會(huì)伴隨著功耗的大幅增長(zhǎng)，從而導(dǎo)致應(yīng)用場(chǎng)景碎片化，無(wú)法攤薄芯片成本。研發(fā)成本和交付周期增加：隨著先進(jìn)制程的進(jìn)步，芯片制造成本與研發(fā)投入也大大增加。目前，5nm芯片的研發(fā)費(fèi)用已經(jīng)超過(guò)5億美元 ，3nm的研發(fā)費(fèi)用預(yù)期將超過(guò)15億美元。

與傳統(tǒng)SoC方案相比，Chiplet可以將采用不同制程的芯粒匯集在一起，且由于芯?？芍貜?fù)使用，設(shè)計(jì)靈活，能加快芯片設(shè)計(jì)公司的設(shè)計(jì)周期、降低設(shè)計(jì)成本，且大幅提高芯片性能。

Chiplet也被視為革新半導(dǎo)體產(chǎn)業(yè)生態(tài)的機(jī)會(huì)，被看作如同半導(dǎo)體產(chǎn)業(yè)從IDM走向設(shè)計(jì)-制造-封裝產(chǎn)業(yè)變革一樣重要的機(jī)遇。而對(duì)于受限于先進(jìn)工藝高生產(chǎn)成本、設(shè)計(jì)難度、生產(chǎn)限制的企業(yè)而言，Chiplet也成為公司追求芯片更高性能的工具。

在集成電路早期發(fā)展中，技術(shù)進(jìn)步的主要驅(qū)動(dòng)力是依靠尺寸微縮。所謂摩爾定律是指，集成電路上可以容納的晶體管數(shù)目在大約每經(jīng)過(guò)18個(gè)月到24個(gè)月便會(huì)增加一倍。換言之，處理器的性能大約每?jī)赡攴槐叮瑫r(shí)價(jià)格下降為之前的一半。

從1971年到2003年，在尺寸微縮占主導(dǎo)的時(shí)代，集成電路經(jīng)歷了11代技術(shù)更新，尺寸實(shí)現(xiàn)從10微米到130納米的突破，晶體管的數(shù)量從2300增加到5.92億，但單個(gè)CPU的面積幾乎沒(méi)有增加，工藝的進(jìn)步可以給集成電路帶來(lái)很大的性能提升。在尺寸微縮的最好時(shí)期，一代技術(shù)可以為計(jì)算機(jī)帶來(lái)50%以上性能的提升，大大促進(jìn)個(gè)人電腦和服務(wù)器的發(fā)展。