Arasan全新版本MIPI DSI IP滿足FPGA計(jì)時(shí)限制
Arasan發(fā)布了一款全新版本的MIPI DSI IP,其符合DSI-2 v1.0規(guī)范,支持FPGA設(shè)計(jì)在8Gbps(用于1通道)運(yùn)行時(shí)高達(dá)54.72Gbps的C-PHY v2.0速度。該IP設(shè)計(jì)用于滿足FPGA計(jì)時(shí)限制,以在不到200Mhz的較低頻率下運(yùn)行,同時(shí)仍然提供必要的帶寬。(全球TMT)