Arasan發(fā)布全新版本的MIPI DSI IP

（全球TMT2022年11月11日訊）Arasan發(fā)布了一款全新版本的MIPI DSI IP，其符合DSI-2 v1.0規(guī)范，支持FPGA設(shè)計在8Gbps（用于1通道）運行時高達54.72Gbps的C-PHY v2.0速度。該IP設(shè)計用于滿足FPGA計時限制，以在不到200Mhz的較低頻率下運行，同時仍然提供必要的帶寬。

Arasan面向FPGA的MIPI DSI IP已與MIPI C-PHY/D-PHY Combo ASIC無縫集成并與其進行了測試。C-PHY/D-PHY ASIC目前在一個配置有MIPI DSI Tx和Rx、或配置有來自合作伙伴Testmetrix的CSI Tx和Rx的FPGA HDK上提供。