【技術(shù)博客】什么是信號完整性？

當(dāng)今使用的許多PCB布局和布線指南，即使是針對中等速度的信號和設(shè)備，也是為了確保信號完整性。如果您是PCB設(shè)計(jì)的新手，而且您從未遇到過信號完整性問題，那么在設(shè)計(jì)中確保信號完整性的概念可能顯得很深奧?，F(xiàn)代PCB可能會遇到許多問題，這些問題可以通過一些簡單的布局實(shí)踐來解決或預(yù)防。信號完整性實(shí)踐的重點(diǎn)是識別和修復(fù)PCB布局布線中的這些問題，從而使數(shù)字或模擬信號在傳播過程中不會失真，并且能夠在互連的過程中得到恢復(fù)。

在本指南中，我們將簡要概述PCB布局布線中可能出現(xiàn)的一些信號完整性問題，以及一些有助于解決這些問題的基本解決方案。在設(shè)計(jì)階段的早期實(shí)施部分基本實(shí)踐，要確保電路板布線后的信號完整性就會容易得多。

信號完整性基礎(chǔ)知識

從最簡單的意義上講，將信號完整性實(shí)踐實(shí)施到PCB布局和布線中的目的是確保信號在從驅(qū)動器元件傳輸?shù)浇邮掌鲿r(shí)不會降級。換句話說，我們要確保出現(xiàn)在互連末端的信號與互連開始時(shí)注入的信號匹配。雖然信號永遠(yuǎn)不會真正經(jīng)歷無失真，但一些基本實(shí)踐可以幫助盡可能地減少任何潛在的信號失真，以便接收器元件始終記錄正確的信號。

某些標(biāo)準(zhǔn)設(shè)計(jì)實(shí)踐有助于確保這一點(diǎn)，這些實(shí)踐始于原理圖輸入和層堆棧設(shè)計(jì)。事實(shí)上，許多信號完整性、電源完整性和EMI/EMC問題都可以通過適當(dāng)?shù)寞B層設(shè)計(jì)和電源、接地和布線的層分配來解決。其他簡單的解決方案包括適當(dāng)?shù)碾娙萜鬟x擇、阻抗計(jì)算以及了解單端走線與差分走線的限制。

什么時(shí)候應(yīng)該擔(dān)心信號完整性?

從技術(shù)上講，任何設(shè)計(jì)都會有一些信號完整性問題，但它們一般不會干擾產(chǎn)品的功能或產(chǎn)生過多的噪聲，除非您處理高速數(shù)字信號或高頻模擬設(shè)計(jì)。在這些情況下，需要考慮多個(gè)問題：

精確的阻抗計(jì)算，防止信號反射

長距離互連傳播過程中的損耗和色散

快速切換數(shù)字信號引起的串?dāng)_音

輻射損失過大，在EMC測試中可能表現(xiàn)為強(qiáng)烈噪音

由于電感過大(接地反彈)，數(shù)字信號中的過沖和下沖

通過寄生效應(yīng)耦合高頻信號

光纖編織導(dǎo)致的偏斜和諧振信號損失

隨機(jī)邊緣過渡波動或SI/PI/EMI問題造成的抖動

沿互連長度的銅粗糙度造成的額外損耗

在高頻下工作或在高速數(shù)字電路板中使用更快的開關(guān)速度運(yùn)行時(shí)，這些問題更難解決。但是，為確保設(shè)計(jì)不會因這些問題而失敗，可以實(shí)施一些簡單的設(shè)計(jì)步驟來確保信號完整性。

從疊層開始

確保信號完整性的一個(gè)主要部分是明確定義接地并在布線期間將接地保持在重要走線附近。正確設(shè)計(jì)的疊層、電源和接地層的選擇以及信號層的指定將有助于解決大多數(shù)EMI和信號完整性問題。如果疊層設(shè)計(jì)得當(dāng)，還會對電源完整性產(chǎn)生重要而有益的影響。

下圖所示為涉及交替信號、電源和接地層的典型布置示例。在本例中，該設(shè)計(jì)使用與信號層相鄰的接地層來提供屏蔽、低阻抗返回路徑以及定義受控阻抗線(帶狀線或微帶線)的能力。提供具備明確定義的跡線阻抗的低阻抗返回路徑以及近地信號有助于防止反射，減少EMI的輻射和接收，并提供對不同層上信號的屏蔽。

將信號層與GND相鄰放置可實(shí)現(xiàn)受控的阻抗走線設(shè)計(jì)和布線，以支持高速和高頻信號。內(nèi)層可添加更多交替Sig/GND對，以支持更多高速和高頻運(yùn)行的網(wǎng)絡(luò)

眾所周知，微帶線、帶狀線或共面布置的層厚會影響數(shù)字或模擬信號的損耗。明智地選擇需要支持高速/高頻信號的信號層中的電介質(zhì)厚度可以解決上述損耗的一個(gè)方面。此外，為外露走線選擇合適的材料和電鍍材料可以降低高頻損耗，例如在需要精確信號完整性的毫米波設(shè)計(jì)中?？傊?，這些步驟有助于確保信號在路由到互連末端時(shí)經(jīng)歷低損耗。

阻抗和布線的重要性

確定疊層并放置重要元件后，通過布線走線完成布局布線。數(shù)字接口和高頻仿真信號中使用的信號標(biāo)準(zhǔn)將規(guī)定應(yīng)遵守的阻抗要求，以確保信號的完整性并防止高速通道中出現(xiàn)問題。在布線過程中，需要特別注意PCB上走線的一些重要幾何特性：

單端和差分阻抗

差分對的一致間距和長度匹配公差

使用接地過孔和均勻平面，確保整個(gè)布線的返回路徑狹小

盡可能減少高頻下的過孔過渡和過多彎曲(10 GHz)

在最高速度/頻率布線上移除過孔短截線

前兩點(diǎn)的設(shè)計(jì)是為了確保布線上阻抗不偏離相關(guān)信號標(biāo)準(zhǔn)中規(guī)定的設(shè)計(jì)值。第三點(diǎn)確保高速/高頻信號產(chǎn)生的返回電流具有低電感，以解決EMI和噪聲耦合。最后兩點(diǎn)解決了消除布線上任何阻抗不連續(xù)處的損耗和反射的需求。連接器和過孔等元件的輸入阻抗可能會偏離所需的阻抗值，因此使用設(shè)計(jì)規(guī)則以幫助確保在設(shè)計(jì)中滿足這些目標(biāo)。

以布線限制為例，應(yīng)在差分對中強(qiáng)制執(zhí)行長度匹配，以確保在設(shè)計(jì)中盡可能抑制共模噪聲

PCB設(shè)計(jì)軟件中的布線工具可以接受您的布線要求并將其編碼為設(shè)計(jì)規(guī)則，以幫助確保滿足阻抗、間距、過孔數(shù)和返回路徑目標(biāo)。應(yīng)用背鉆代表了對信號完整性的成本權(quán)衡，因此應(yīng)該只有在無法實(shí)施某些替代布線方案以消除背鉆需要的情況下，僅應(yīng)用于最快的數(shù)字信號?？傊?，這些措施可以解決反射引起的問題，例如眼圖中的符號間干擾和不匹配傳輸線上的駐波。

識別信號完整性問題

信號完整性問題需要在仿真或測量中識別。理想情況下，應(yīng)在設(shè)計(jì)過程中執(zhí)行仿真，以幫助在創(chuàng)建原型之前識別任何信號完整性問題。一種常見的實(shí)踐是為設(shè)計(jì)創(chuàng)建測試板，以便在將設(shè)計(jì)投入大批量生產(chǎn)之前執(zhí)行測量。無論您計(jì)劃如何識別信號完整性問題，都應(yīng)該在將設(shè)計(jì)擴(kuò)展到大批量生產(chǎn)之前完成這些任務(wù)。

布線期間的仿真

在設(shè)計(jì)階段，一些更先進(jìn)的ECAD軟件包可以用于在一些簡單的仿真中識別信號完整性問題?？梢砸黄饒?zhí)行的兩個(gè)標(biāo)準(zhǔn)仿真是串?dāng)_波形計(jì)算和振鈴/反射波形。兩種仿真都需要為PCB布局布線中的驅(qū)動元件定義邏輯系列，您可以在數(shù)據(jù)表中找到。這些仿真非常清楚地顯示了互連之間的端接和間距的有效性，請參閱下文的互連瞬態(tài)響應(yīng)。

串?dāng)_波形計(jì)算和反射波形計(jì)算可以在創(chuàng)建設(shè)計(jì)時(shí)執(zhí)行，以確?；ミB性能符合所需標(biāo)準(zhǔn)

在布線過程中需要檢查的其他要點(diǎn)包括：

過沖和下沖

切換期間的上升時(shí)間/下降時(shí)間

并行總線和差分對中的偏差

返回路徑連續(xù)性

可以使用針對PCB設(shè)計(jì)的高級ECAD軟件包中的在線仿真工具檢查這些點(diǎn)。設(shè)計(jì)完成布線后，應(yīng)用內(nèi)仿真工具可以計(jì)算這些點(diǎn)，以確保每個(gè)互連上的信號都在噪聲容限內(nèi)，并在接收元件處觀察到具備所需的響應(yīng)。通過在設(shè)計(jì)過程中及早識別這些問題，可以盡早解決許多信號完整性問題，理想情況下還可以消除復(fù)雜且耗時(shí)的重新設(shè)計(jì)。

信號完整性測試

盡管可以執(zhí)行多項(xiàng)測試來評估信號完整性，但對數(shù)字設(shè)計(jì)而言最重要的兩項(xiàng)測試是使用矢量網(wǎng)絡(luò)分析儀(VNA)進(jìn)行的S參數(shù)測量，以及使用標(biāo)準(zhǔn)測試比特流進(jìn)行的眼圖測試。S參數(shù)測量的時(shí)域?qū)?yīng)的是時(shí)域反射計(jì)測量，它需要特殊儀器為互連或受測設(shè)備提供脈沖。雖然眼圖和誤碼率計(jì)算通常使用示波器執(zhí)行，但某些VNA可以生成眼圖。

眼圖(左)和S參數(shù)(右)

眼圖測量和提取的誤碼率對于評估數(shù)字通道至關(guān)重要。它們提供一種總合測量，可以量化抖動、信號反射引起的ISI、損耗以及通過均衡進(jìn)行補(bǔ)償?shù)男枰??？梢詮倪@些測量中識別設(shè)計(jì)的一些簡單變化，并且可以將提取的信號完整性指標(biāo)與其他仿真或計(jì)算進(jìn)行比較。

S參數(shù)，以及其他網(wǎng)絡(luò)參數(shù)的仿真或測量，都是在頻域中進(jìn)行的。它們允許在最大可能的數(shù)據(jù)速率、傳輸頻率、損耗或由于阻抗不匹配引起的反射方面認(rèn)證設(shè)計(jì)。對于長互連，更重要的量是S21或插入損耗，因?yàn)檫@些通道主要由電介質(zhì)、銅和輻射損耗決定。在短通道中，更重要的量是S11或回波損耗，因?yàn)樵诙痰街械乳L度的通道中可能存在強(qiáng)烈的反射和共振。

針對SI、PI和EMI/EMC進(jìn)行更復(fù)雜的仿真

一旦布局布線完成，并準(zhǔn)備就緒，就應(yīng)該首先通過更高級的仿真工具執(zhí)行設(shè)計(jì)，該工具可以查看整個(gè)系統(tǒng)，而非只查看單個(gè)互連。這些仿真包從已完成的PCB布局布線中獲取數(shù)據(jù)，并直接根據(jù)麥克斯韋方程計(jì)算電磁場。標(biāo)準(zhǔn)機(jī)械文件格式(IDX)和專業(yè)仿真數(shù)據(jù)文件格式可用于將設(shè)計(jì)數(shù)據(jù)導(dǎo)入外部仿真程序，從而在原型設(shè)計(jì)和生產(chǎn)之前識別EMI/EMC、PI和系統(tǒng)級SI問題。

當(dāng)您使用Altium Designer®的全套PCB布局工具集時(shí)，PCB布線會更加輕松。Altium Designer中的集成設(shè)計(jì)規(guī)則引擎會在您放置走線時(shí)自動檢查您的布線，讓您在完成電路板之前發(fā)現(xiàn)并解決錯誤。每位Altium Designer用戶均可訪問Altium 365?中的專屬工作空間，項(xiàng)目、元件數(shù)據(jù)、制造數(shù)據(jù)和其他任何項(xiàng)目文件均可存放在此，并與合作者共享。