DRAM(Dynamic Random Access Memory)
即動態(tài)隨機存取存儲器，它和 SRAM(靜態(tài)隨機存取存儲器)一樣都是常見的系統(tǒng)內存，也就是說我們個人電腦里的內存條通常都是DRAM。但是DRAM和 SRAM 兩者之間有著很大的區(qū)別。其中最大的區(qū)別就是DRAM的地址總線接口與 SRAM 的不同。DRAM使用了dram 地址復用技術。也就是行地址與列地址分時復用技術，這就是dram 的關鍵技術所在。主要原因是由它的硬件電路決定的。
DRAM與 CPU 的接口(尋址方式)
舉個栗子，EM63A165TS 是 EtronTech 公式的一款 DRAM 芯片，容量為 16M*16Bit，分成四個 Bank，每一個 Bank 為 4M*16Bit。但是，觀察它的芯片管腳圖，你就會發(fā)現(xiàn)它的地址線只有 13 根(A0-A12)和兩根 Bank 控制線。13 根的控制線按照 SRAM 的尋址方法，每個 Bank 只有 2^13=8K，遠遠沒有達到 4M。這是為什么呢?
原因在于，DRAM 普遍采用的是行與列地址分時復用技術進行尋址。在 DRAM 的矩陣存儲單元中，地址可以分成行地址和列地址。在尋址時，必須先進行行尋址然后在進行列尋址，這是由 DRAM 的硬件電路所決定的。所以，對行地址線和列地址線進行共用，既節(jié)省了地址線，也不會降低 DRAM 原有的工作速率(因為 DRAM 的行地址和列地址就是要分時傳送的)。而，如果是 SRAM 采用這種尋址方式的話，則會大大降低其工作速度。
那么，EM63A165TS 只有 13 根地址線也就可以理解了，在其數據手冊上可以知道，A0-A12 是行地址線，同時 A0-A8 復用為列地址線，那么就有了 22 根地址線，2^22=4M。
DRAM作為PC必備器件之一，大家自然對DRAM較為熟悉。但是，大家知道DRAM存儲具有哪些分類嗎?大家了解DRAM控制器是如何設計出來的嗎?如果你對DRAM以及本文即將要闡述的內容具有興趣，不妨繼續(xù)往下閱讀哦。
一、DRAM存儲分類
DRAM是Dynamicrandomaccessmemory的縮寫，稱為動態(tài)隨機存取存儲器。主要運用在對功耗要求不太高、系統(tǒng)緩存要求容量比較大速度要求比較快的系統(tǒng)。
廣泛應用于各種電子系統(tǒng)，如PC、通信、DVB、DVD、LCDTV、監(jiān)控等。
DRAM的分類：
DRAM，Dynamicrandomaccessmemory，是很快要淘汰的產品。
SDRAM，SynchronousDRAM(單數據傳輸模式)，主要應用于PC外的產品上
DDRSDRAM，DoubleDataRate(雙數據傳輸模式)，主要應用在PC上
RDRAM，RambusDRAM，主要應用在PC上，比DDR用得少。
二、基于VHDL設計DRAM控制器
80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導產品之一。為了方便地使用DRAM，降低系統(tǒng)成本，本文提出一種新穎的解決方案：利用80C186XL的時序特征，采用CPLD技術，并使用VHDL語言設計實現(xiàn)DRAM控制器。
(一)80C186XLRCU單元的資源
80C186XL的BIU單元提供20位地址總線，RCU單元也為刷新周期提供20位地址總線。80C186XL能夠產生刷新功能，并將刷新狀態(tài)編碼到控制信號中。
嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案
圖1是RCU單元的方框圖。它由1個9位遞減定時計數器、1個9位地址計數器、3個控制寄存器和接口邏輯組成。當RCU使能時，遞減定時計數器每一個CLKOUT周期減少1次，定時計數器的值減為1時，則產生刷新總線請求，遞減定時計數器重載，操作繼續(xù)。刷新總線周期具有高優(yōu)先級，旦80C186XL總線有空，就執(zhí)行刷新操作。
設計者可將刷新總線周期看成是“偽讀”周期。刷新周期像普通讀周期一樣出現(xiàn)在80C186XL總線上，只是沒有數據傳輸。從引腳BHE/RFSH和A0的狀態(tài)可以判別刷新周期，如表1所列。刷新總線周期的時序要求如圖2所示。
(二)80C186XLDRAM控制器的設計與運行
DRAM存在著大量、復雜的時序要求，其中訪問時間的選擇、等待狀態(tài)以及刷新方法是至關重要的。DRAM控制器必須正確響應80C186XL的所有總線周期，必須能將DRAM的部周期和其它訪問周期分辨出來，其訪問速度必須足夠快，以避免不必要的等待周期。
在設計時，我們采用XC95C36-15CPLD[2]以及4Mbits的V53C8258[3]DRAM作范例。15ns的CPLD，速度相對較高，價格比較便宜。用它設計成的DRAM控制器允許80C186XL的工作速度高達20MHz，并且XC95C36有異步時鐘選擇項。這種特性對本設計有很大的好處。
圖3是80C186XLDRAM控制器和存儲器的功能框圖。
DRAM控制器由80C186XL狀態(tài)信號S2、S1和S0的解碼來檢測總線的開始、類型和結束。這些狀態(tài)線是在CLKOUT的上升沿開始有效，在CLKOUT的下降沿失效的。DRAM控制器發(fā)出的RAS和CAS信號應該在CLKOUT的下降沿同時有效，行列地址應該在CLKOUT上升沿附近提供。
DRAM控制器應該在CLKOUT的兩個沿都應能正常操作。通過啟用XC95C36的異步時鐘選擇項，每個XC95C36宏單元可以從可編程與陣列獲得時鐘。DRAM控制器使用80C186XL的CLKOUT信號作時鐘輸入。
DRAM控制器主要由兩個相互聯(lián)的狀態(tài)機構成。這兩個狀態(tài)機，使得DRAM的控制與80C186XL是否進行等待狀態(tài)無關。狀態(tài)機A和地址多路控制信號(MUX)在CLKOUT的上升沿鎖存。狀態(tài)機B和RAS及CAS的邏輯在CLKOUT的下降沿鎖存。
動態(tài)隨機存取存儲器(dram)是一種將數據的各位元儲存在分開的電容器中的隨機存取存儲器。最簡單的dram單元包含單一n型金屬氧化物半導體(n-typemetal-oxide-semiconductor，nmos)晶體管及單一電容器。若電荷被儲存在電容器中，則取決于所使用的約定，稱該單元儲存邏輯高。接著，若沒有電荷存在，則稱該單元儲存邏輯低。由于電容器中的電荷隨時間耗散，dram系統(tǒng)需要額外的重寫電路以周期性地重寫儲存在電容器中的電荷。由于電容器只能儲存非常有限量的電荷，為了快速區(qū)分邏輯`1`與邏輯`0`之間的差異，典型是將兩條位元線(bit-line，bl)用于各位元，其中該對位元線中的第一條被稱作真位元線(bitlinetrue，blt)，而另一條是互補位元線(bitlinecomplement，blc)。該單一nmos晶體管的柵極受字元線(wordline，wl)控制。
此“背景技術的討論”章節(jié)僅為提供背景技術信息。于此“背景技術的討論”中的陳述并非承認于此“背景技術”章節(jié)中公開的標的構成本公開的現(xiàn)有技術，且此“背景技術”章節(jié)沒有任何部分可用于作為承認本申請案的任何部分，包括此“背景技術”章節(jié)，構成本公開的現(xiàn)有技術。
下載文檔
