隨著醫(yī)療、消費電子和工業(yè)市場上的便攜式手持儀器儀表日趨向尺寸更小、重量更輕、電池(或每次充電)續(xù)航時間更長、成本更低且通常功能更多方向發(fā)展，低功耗已經(jīng)成為如今電池供電模數(shù)轉換器應用的一項關鍵要求。即使是在非電池供電的應用中，低功耗的好處也不容忽視，因為低功耗系統(tǒng)無需散熱器或風扇也能工作，因而尺寸更小、成本更低，而且更加可靠，同時也“更加綠色環(huán)?！?。此外，許多設計人員在設計產(chǎn)品時都面臨一個挑戰(zhàn)，即在增強產(chǎn)品功能或性能的同時降低或者至少不得超過當前的功耗預算。
當今市場上品種繁多的ADC則使得選擇符合特定系統(tǒng)要求的最佳器件變得更加困難。如果說低功耗是必須的條件，那么除了評估速度和精度等常見的轉換器性能特性之外，還需要考慮更多性能指標。了解這些指標以及設計決策會對功耗預算有何影響，對于確定系統(tǒng)功耗和電池壽命計算非常重要。
ADC的平均功耗是轉換期間所用功耗、不轉換時所用功耗以及各模式下所用時間的函數(shù)，如等式1所示。
(1)
PAVG= 平均功耗;PCONV= 轉換期間的功耗;PSTBY= 待機或關斷模式下的功耗;tCONV = 轉換所用時間;tSTBY = 處于待機或關斷模式的時間。
轉換期間所用功耗通常遠大于待機功耗，因此如果處于待機模式的時間增加，平均功耗會顯著降低。逐次逼近(SAR)型轉換器尤其適合此類工作模式。
影響系統(tǒng)電源使用情況的最大因素之一是板上電源的選擇。對于便攜式應用，系統(tǒng)通常由3 V紐扣式鋰電池直接供電。這樣就無需使用低壓差穩(wěn)壓器，從而節(jié)省電能、空間和成本。非電池應用也可受益于具有低VDD電源電壓范圍的轉換器，因為功耗與輸入電壓成正比。為ADC選擇最低可接受VDD將可降低功耗。
針對低功耗應用的所有ADC都具有關斷或待機模式，以便在閑置期間節(jié)省電能。ADC可以在單次轉換之間關斷，或者以高吞吐速率突發(fā)執(zhí)行一陣轉換，在這些突發(fā)之間關斷ADC.對于單通道轉換器，工作模式的控制功能可以集成到通信接口，或者在完成一次轉換后自動進行。
將模式控制集成到通信接口的好處是可以減少引腳數(shù)量。這樣可以降低功耗，因為要驅動的輸入更少，同時漏電流也更小。此外，引腳數(shù)量越少，封裝尺寸也就越小，同時MCU所需的I/O也越少。無論采用何種控制方法，只要謹慎使用這些模式都能顯著節(jié)省電能。
顧名思義，關斷模式會關閉部分ADC電路，從而降低功耗。關斷后電路重新啟動轉換所需的時間決定可有效使用此類模式的吞吐速率。對于帶有內(nèi)部基準電壓源的ADC，重新啟動時間將由基準電容重新充電所需的時間決定。采用外部基準電壓源的模數(shù)轉換器需要足夠的時間在重新啟動時正確跟蹤模擬輸入。
對于當今市場上的所有ADC，功耗均與吞吐速率成正比。功耗由靜態(tài)功耗和動態(tài)功耗組成。靜態(tài)功耗是恒定的，動態(tài)功耗則和吞吐速率呈線性變化關系。因此，在滿足應用要求的前提下盡可能選擇最低的吞吐速率可以省電。
微型化電子器件的發(fā)展使得便攜式醫(yī)療設備得到大力發(fā)展，這些設備通常由電池供電，作為其重要組成部分的模數(shù)轉換器(ADC)成為系統(tǒng)功耗主要來源之一，所以低功耗ADC成為熱門研究課題。隨著工藝尺寸的減小和電源電壓的降低，數(shù)字電路性能不變、功耗降低，而模擬電路的性能卻被弱化并且逐漸成為功耗主要來源。逐次逼近型模數(shù)轉換器(SARADC)結構簡單，主要由數(shù)字電路構成，成為低功耗系統(tǒng)的選擇之一。 本論文研究并設計了適合于醫(yī)療應用的低功耗SAR ADC，該SAR ADC也適用于所有低頻中等分辨率低功耗應用場合，主要工作及創(chuàng)新點如下: 1.完成了低功耗SAR ADC的設計，該系統(tǒng)基于TSMC0.18μm混合信號CMOS工藝，1V電源電壓供電?！ ?.完成了SAR ADC系統(tǒng)的后仿真，在58.8 kS/s的采樣率下，功耗3.21μW，最大差分非線性誤差(DNL)和最大積分非線性誤差(INL)分別為0.75LSB和0.9LSB，輸入信號范圍0～1V，無雜散動態(tài)范圍(SFDR)和信噪失真比(SNDR)分別為73.4dB和60.3996dB(9.737ENOB)，品質(zhì)因數(shù)(FoM)為63.9998fJ/Conv-Step?！ ?.設計了使用單調(diào)開關電容技術的DAC，一方面消除了對電容反復充放電的功耗，另一方面減少了最大電容的使用，相應降低了DAC功耗和面積，達到了DAC功耗占系統(tǒng)總功耗1.5%和系統(tǒng)版圖面積僅259μm×165μm的效果?！ ?.研究了數(shù)字失調(diào)校準技術，降低了比較器失調(diào)的影響，不需要比較器失調(diào)校準電路，相應降低了系統(tǒng)功耗。設計了動態(tài)比較器，沒有靜態(tài)電流，降低了比較器功耗。
逐次逼近型模數(shù)轉換器(successive approximatiONregiSTer analog-to-digital converter，SAR ADC)是應用于采樣速率低于5，MHz 的中高分辨率的常見結構，其分辨率一般為8~16 位，因制造工藝與現(xiàn)代數(shù)字CMOS 工藝的兼容性好，且易于在較低的工藝成本下實現(xiàn)，所以廣泛應用于現(xiàn)代超大規(guī)模集成電路與片上系統(tǒng)(system-on-chip，SOC)，如便攜式/電池供電儀表、筆輸入量化器、工業(yè)控制和數(shù)據(jù)/信號采集器等。
設計了一款10位低功耗SAR ADC，采用溫度計碼控制的開關邏輯結構代替?zhèn)鹘y(tǒng)的開關陣列控制數(shù)模(digital-to-analog，D/A)轉換器的動作，從而提高了D/A 轉換器的線性度并降低了ADC 的功耗。ADC 在 250，kHz 的采樣速度下實現(xiàn)了10 位的模數(shù)轉換功能，功耗小于2，mW。
1 SAR ADC的結構和工作原理
傳統(tǒng)SAR ADC 的結構主要包括5 個部分，分別是：采樣保持電路、模擬比較器、D/A 轉換器、逐次逼近寄存器和邏輯控制單元。在很多實際電路中，采樣保持與D/A 轉換器合二為一。
SAR ADC 通過比較器對D/A 轉換器產(chǎn)生的參考電壓和采樣所得的模擬輸入電壓進行比較，由逐次逼近寄存器逐次地決定每一位數(shù)字碼，直到完成最低有效位(least significant bit，LSB)的轉換。SAR ADC采用二進制搜索算法來決定模數(shù)轉化過程中的數(shù)字碼值，N 位的SAR ADC需要進行N 步的轉化。
在SAR ADC 中，數(shù)字模塊消耗的功耗較小，整個SAR ADC的功耗主要集中在3 個方面。
(1)對采樣保持電容的充放電。
(2)對D/A轉換器中二進制加權電容的充放電。
(3)模數(shù)轉換過程中比較器所消耗的功耗。
有關降低SAR ADC 功耗的文獻通常針對以上3個方面來提出電路結構的改進方案，如在數(shù)模轉換器中采用特殊結構的電容陣列以及采用功耗較低的動態(tài)比較器等。
為了降低ADC 的整體功耗，筆者設計的D/A 轉換器采用了電荷分配型的結構。與其他同類型ADC的最大區(qū)別在于用溫度計碼的開關邏輯結構代替了常用的二進制碼開關來控制D/A 轉換器，從而合理優(yōu)化了電容陣列的開關邏輯結構，減小了開關的動作頻率，既提高了D/A 轉換器的分辨率和線性度，同時又降低了整個系統(tǒng)的功耗。
2 基于開關邏輯結構的D/A轉換器
2.1 D/A轉換器的基本原理
傳統(tǒng)型電荷分配型D/A 轉換器通常由一個二進制加權電容陣列、一個與LSB 等值的電容和開關陣列組成，其轉換過程可以分為3 個階段。
(1)采樣階段：此時，所有電容的上極板接地，下極板接輸入電壓，這樣，上極板存儲了與輸入電壓成正比的電荷，這些電荷在D/A 轉換器的轉換過程中保持不變。
(2)保持階段：此階段，二進制加權電容的上極板接地開關斷開，下極板接地，引起電容陣列上極板的參考電壓的變化。
(3)再分配階段：此時，逐次逼近寄存器的最高位被置為1，即最大的電容2N-1C 的下極板連接到基準電壓Vref，在下一個時鐘周期來臨時，最大的電容的下極板的連接狀態(tài)是由比較器的比較結果決定的。同時次大的電容的下極板連接到基準電壓Vref.這個過程將會進行N 次，在每一個時鐘周期內(nèi)比較器的比較結果決定了原先被試探的電容的下極板接地或是接基準電壓Vref，同時將比試探電容小一半的那個電容設為試探電容，直到整個轉換過程完成，即最小電容的下極板狀態(tài)被決定。
2.2 D/A轉換器的低功耗設計
所設計的開關邏輯結構的D/A 轉換器如圖1 所示，其與傳統(tǒng)型D/A 的區(qū)別是將二進制加權電容陣列進行了分拆并加入了碼制轉換電路。碼制轉換電路將邏輯控制單元控制的寄存器的輸出二進制碼轉化成為溫度計碼，以溫度計碼來控制整個二進制加權電容陣列，以降低開關動作頻率。
以3 位D/A 轉換器為例來簡要說明。圖2(a)為三位的二進制碼到溫度計碼的編碼轉換圖;圖2(b)為二進制碼對應單位開關輸入碼圖。由圖2 可知，一旦比較器的輸出為0，即在模數(shù)轉換過程中出現(xiàn)輸入信號比D/A 轉換器所產(chǎn)生的參考電壓小的情況，采用溫度計碼的開關邏輯結構對減小開關動作頻率是有利的。將二進制碼轉換為溫度計碼只需通過一個簡單的編碼轉換電路就可以實現(xiàn)。
2.3 D/A轉換器的功耗分析
對于電容陣列中的電容，只有當其下極板連接到Vref 時，因充電產(chǎn)生功耗。設電容陣列的建立時間為T，則電容從Vref獲得的能量為：
由于電容兩端的電壓不能突變，故QC(0+)= QC(0-)，且 iref(t) = -dQC/ dt ，故：
所以，可以計算每一次開關動作時D/A 的功耗。為了減少計算量，仍以3 位D/A 轉換器為例，對兩種D/A 轉換器的功耗進行比較，如圖3 所示，箭頭旁邊的數(shù)字為每一次開關動作時消耗的能量。圖3顯示當比較器比較的結果為0 時，采用的結構所消耗的功耗小于傳統(tǒng)的結構。顯然，所設計的D/A 轉換器的平均功耗遠小于傳統(tǒng)的D/A 轉換器。隨著ADC 位數(shù)的增加，這種平均功耗的降低效應將會更加顯著。10 位SAR ADC和傳統(tǒng)結構的SAR ADC功耗對比如表1 所示，數(shù)據(jù)表明改進的SAR ADC 相對于傳統(tǒng)結構下降了21.5%。
下載文檔
