在IC設(shè)計中EDA技術(shù)的作用是什么？

(1)電路設(shè)計：EDA技術(shù)可以幫助設(shè)計師快速地設(shè)計出電路原理圖和PCB布局圖，提高設(shè)計效率和準確性。

(2)電路仿真：EDA技術(shù)可以對電路進行仿真分析，驗證電路的性能和可靠性，避免在實際制造中出現(xiàn)問題。

(3)電路優(yōu)化：EDA技術(shù)可以對電路進行優(yōu)化，提高電路的性能和可靠性，降低成本和功耗。

(4)電路測試：EDA技術(shù)可以幫助設(shè)計師進行電路測試，驗證電路的性能和可靠性，確保電路符合規(guī)格要求。

EDA技術(shù)是現(xiàn)代電子設(shè)計的核心。EDA技術(shù)可以提高工作效率，降低設(shè)計成本，縮短產(chǎn)品研發(fā)周期，對電路設(shè)計人員和相關(guān)企業(yè)非常重要。

EDA技術(shù)主要涉及以下幾個方面：

1. 邏輯設(shè)計：利用EDA設(shè)計工具完成邏輯設(shè)計、綜合、仿真和布局以及電路設(shè)計分析等工作。

2. 電路仿真：可進行電路行為仿真或性能仿真，以驗證電路的正確性和性能，可以節(jié)省設(shè)計周期和成本。

3. 物理設(shè)計：物理設(shè)計包括電路布局和線路布線兩個階段。物理布局主要涉及版圖設(shè)計和器件布置;線路布線則是將邏輯網(wǎng)表映射到實際的布局圖上。

4. 靜態(tài)時序分析：在物理設(shè)計完成后，還需要進行靜態(tài)時序分析，以保證設(shè)計在時序上的正確性。

5. 標準庫：設(shè)計人員可以使用標準單元庫來設(shè)計電路，標準單元庫包括了例如NAND門、非門等基本電路，可以方便地完成門級設(shè)計。

6. 特殊器件設(shè)計：針對不同的應(yīng)用場景，需要進行一些特殊器件的設(shè)計，這需要高超的電路設(shè)計技術(shù)和EDA技術(shù)的支持。

EDA技術(shù)已經(jīng)廣泛地應(yīng)用于電子、通信、計算機、醫(yī)療、汽車、工業(yè)等各個領(lǐng)域，涉及到電路設(shè)計、芯片設(shè)計和系統(tǒng)設(shè)計等方面，具有重要的現(xiàn)實意義和技術(shù)價值。

其中，EDA技術(shù)在集成電路設(shè)計中發(fā)揮著重要的作用，可以提高芯片設(shè)計的精度和可靠性，降低測試和修改的成本和周期。此外，由于EDA技術(shù)的應(yīng)用，集成電路的制造成本正在逐漸降低，這對提高電子設(shè)備的性能和降低價格具有重要的推動作用。隨著科學(xué)研究與技術(shù)開發(fā)市場化，采用傳統(tǒng)電子設(shè)計手段在較短時間內(nèi)完成復(fù)雜電子系統(tǒng)設(shè)計，已經(jīng)越來越難完成了。EDA(EleCTRonICs Design Automation)技術(shù)是隨著集成電路和計算機技術(shù)飛速發(fā)展應(yīng)運而生一種高級、快速、有效電子設(shè)計自動化工具。

1 EDA技術(shù)

EDA(電子線路設(shè)計座自動化)是以計算機為工作平臺、以硬件描述語言(VHDL)為設(shè)計語言、以可編程器件(CPLD/FPGA)為實驗載體、以ASIC/SOC芯片為目標器件、進行必要元件建模和系統(tǒng)仿真電子產(chǎn)品自動化設(shè)計過程。EDA是電子設(shè)計領(lǐng)域一場革命，它源于計算機輔助設(shè)計，計算機輔助制造、計算機輔助測試和計算機輔助工程。利用EDA工具，電子設(shè)計師從概念，算法、協(xié)議開始設(shè)計電子系統(tǒng)，從電路設(shè)計，性能分析直到IC版圖或PCB版圖生成全過程均可在計算機上自動完成。EDA代表了當(dāng)今電子設(shè)計技術(shù)最新發(fā)展方向，其基本特征是設(shè)計人員以計算機為工具，按照自頂向下設(shè)計方法，對整個系統(tǒng)進行方案設(shè)計和功能劃分，由硬件描述語言完成系統(tǒng)行為級設(shè)計，利用先進開發(fā)工具自動完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局布線、仿真及特定目標芯片適配編譯和編程下載，這被稱為數(shù)字邏輯電路高層次設(shè)計方法。

1.1 EDA軟件簡介

“EDA”就是Electronic Design Automation(電子設(shè)計自動化)，也就是能夠幫助人們設(shè)計電子電路或系統(tǒng)軟件工具，該工具可以使設(shè)計更復(fù)雜電路和系統(tǒng)成為可能。目前進入我國并具有廣泛影響EDA軟件有：muhisim7、OW_AD、Protel、Viewlogio、Mentor、Synopsys、PCBW Id、Cadence、MicmSim等等，這些軟件各具特色，大體分為芯片級設(shè)計工具、電路板級設(shè)計工具、可編程邏輯器件開發(fā)工具和電路仿真工具等幾類;其中Protel是國內(nèi)最流行、使用最廣泛一種印制電路板設(shè)計首選軟件，由澳大利亞protd Technology公司出品，過去只是用來進行原理圖輸入和PCB版圖設(shè)計，從Protel 98開始，加入了模擬數(shù)字混合電路仿真模塊和可編程邏輯器件設(shè)計模塊，1999年P(guān)rotel推出了功能更加強大EDA綜合設(shè)計環(huán)境Protel 99，它將EDA全部內(nèi)容整合為一體，成為完整EDA軟件，因而該軟件發(fā)展?jié)摿艽?，但它最具特色和最強大功能仍是原理圖輸人和PCB版圖設(shè)計。

1.2 EDA技術(shù)主要內(nèi)容

EDA技術(shù)涉及面很廣，內(nèi)容豐富，從教學(xué)和實用角度看，主要應(yīng)掌握如下4個方面內(nèi)容：一是大規(guī)模可編程邏輯器件;二是硬件描述語言;三是軟件開發(fā)工具;四是實驗開發(fā)系統(tǒng)。其中，大規(guī)模可編程邏輯器件是利用EDA技術(shù)進行電子系統(tǒng)設(shè)計載體，硬件描述語言是利用EDA技術(shù)進行電子系統(tǒng)設(shè)計主要表達手段，軟件開發(fā)工具是利用EDA技術(shù)進行電子系統(tǒng)設(shè)計智能化自動設(shè)計工具，實驗開發(fā)系統(tǒng)則是利用EDA技術(shù)進行電子系統(tǒng)設(shè)計下載工具及硬件驗證工具。

1.3 EDA技術(shù)主要特征

作為現(xiàn)代電子系統(tǒng)設(shè)計主導(dǎo)技術(shù)，EDA具有幾個明顯特征：

1.3.1用軟件設(shè)計方法來設(shè)計硬件

硬件系統(tǒng)轉(zhuǎn)換是由有關(guān)開發(fā)軟件自動完成，設(shè)計輸入可以是原理圖VHDL語言，通過軟件設(shè)計方式測試，實現(xiàn)對特定功能硬件電路設(shè)計，而硬件設(shè)計修改工作也如同修改軟件程序一樣快捷方便，設(shè)計整個過程幾乎不涉及任何硬件，可操作性、產(chǎn)品互換性強。

1.3.2基于芯片設(shè)計方法

EDA設(shè)計方法又稱為基于芯片設(shè)計方法，集成化程度更高，可實現(xiàn)片上系統(tǒng)集成，進行更加復(fù)雜電路芯片化設(shè)計和專用集成電路設(shè)計，使產(chǎn)品體積小、功耗低、可靠性高;可在系統(tǒng)編程或現(xiàn)場編程，使器件編程、重構(gòu)、修改簡單便利，可實現(xiàn)在線升級;可進行各種仿真，開發(fā)周期短，設(shè)計成本低，設(shè)計靈活性高。

1.3.3自動化程度高

EDA技術(shù)根據(jù)設(shè)計輸入文件，將電子產(chǎn)品從電路功能仿真、性能分析、優(yōu)化設(shè)計到結(jié)果測試全過程在計算機上自動處理完成，自動生成目標系統(tǒng)，使設(shè)計人員不必學(xué)習(xí)許多深入專業(yè)知識，也可免除許多推導(dǎo)運算即可獲得優(yōu)化設(shè)計成果，設(shè)計自動化程度高，減輕了設(shè)計人員工作量，開發(fā)效率高。

1.3.4自動進行產(chǎn)品直面設(shè)計

EDA技術(shù)根據(jù)設(shè)計輸入文件(HDL或電路原理圖)，自動地進行邏輯編譯、化簡、綜合、仿真、優(yōu)化、布局、布線、適配以及下載編程以生成目標系統(tǒng)，即將電子產(chǎn)品從電路功能仿真、性能分析、優(yōu)化設(shè)計到結(jié)果測試全過程在計算機上自動處理完成;

1.4 EDA技術(shù)要點

1.4.1可編程邏輯器件-PLD

數(shù)字邏輯器件發(fā)展直接反映了從分立元件、中小規(guī)模標準芯片過渡到可編程邏輯器件過程。ISP技術(shù)和HDPLD器件使設(shè)計人員能夠在實驗室中方便地開發(fā)專用集成數(shù)字電路芯片ASIC.當(dāng)前，國內(nèi)外許多著名廠商均已開發(fā)出新一代ISP器件以及相應(yīng)開發(fā)軟件(如Synario、EXPERT、Fundation、MAX Plus2等)。

1.4.2“自頂而下”設(shè)計方法

10年前，電子設(shè)計基本思路還是選擇標準集成電路“自底向上”(Bottom-Up)地構(gòu)造出一個新系統(tǒng)。這樣設(shè)計方法如同一磚一瓦建造樓房，不僅效率低、成本高而且容易出錯，高層次設(shè)計給我們提供了一種“自頂向下”(Top-Down)全新設(shè)計方法，這種方法首先從系統(tǒng)入手，在頂層進行功能方框圖劃分和結(jié)構(gòu)設(shè)計，在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層系統(tǒng)進行描述，在系統(tǒng)一級進行驗證，然后用綜合優(yōu)化工具生成具體門電路網(wǎng)表，其對應(yīng)物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐罚捎谠O(shè)計主要仿真和調(diào)試過程是在高層次上完成，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上錯誤，避免設(shè)計工時浪費，同時也減少了邏輯功能仿真工作量，提高了設(shè)計一次成功率。

2數(shù)字電路設(shè)計

20世紀90年代以來，電子信息類產(chǎn)品開發(fā)明顯出現(xiàn)兩個特點：一是產(chǎn)品復(fù)雜程度加深;二是產(chǎn)品上市時限緊迫。隨著計算機性價比提高及可編程邏輯器件出現(xiàn)，對傳統(tǒng)數(shù)字電子系統(tǒng)設(shè)計方法進行了解放性革命，現(xiàn)代電子系統(tǒng)設(shè)計方法是設(shè)計師自己設(shè)計芯片來實現(xiàn)電子系統(tǒng)功能，將傳統(tǒng)固件選用及電路板設(shè)計工作放在芯片設(shè)計中進行。然而電路設(shè)計本質(zhì)上是基于門級描述單層次設(shè)計(主要以數(shù)字電路為主)，設(shè)計所有工作(包括設(shè)計輸入、仿真和分析、設(shè)計修改等)都是在基本邏輯門這一層次上進行，顯然這種設(shè)計方法不能適應(yīng)新形勢，為此引入一種高層次電子設(shè)計方法，也稱為系統(tǒng)設(shè)計方法。

數(shù)字電路設(shè)計性本身就是一種綜合性設(shè)計，其設(shè)計電路中一般包含不同類型電路，在設(shè)計過程中，不可避免地存在許多錯誤和不足如果直接按照這一設(shè)計電路在電路板上進行安裝、調(diào)試，其結(jié)果往往使電路調(diào)試費時費力，甚至?xí)鹪骷蛢x器設(shè)備損壞等問題，導(dǎo)致設(shè)計不能達到預(yù)期效果。應(yīng)用EDA技術(shù)在仿真軟件平臺上設(shè)計數(shù)字電路，能幫助熟悉和掌握最先進電路設(shè)計方法和技能。在電子技術(shù)高速發(fā)展今天，新器件、新電路不斷涌現(xiàn)，而設(shè)計條件受經(jīng)費等因素制約，一般不能及時更新。采用軟件仿真方法，在計算機上虛擬一個先進測試儀器、元器件品種齊全電子工作臺，可進行驗證性、測試性、設(shè)計性等實驗針對性訓(xùn)練，培養(yǎng)使用計算機及分析、應(yīng)用和創(chuàng)新電路能力。“以仿代實”，“以軟代硬”應(yīng)該成為當(dāng)代設(shè)計發(fā)展潮流之一。

EDA涵蓋了電子設(shè)計、仿真、驗證、制造全過程的所有技術(shù)，諸如：系統(tǒng)設(shè)計與仿真，電路設(shè)計與仿真，印制電路板(PCB)設(shè)計與校驗，集成電路(IC)版圖設(shè)計、驗證和測試，數(shù)字邏輯電路設(shè)計，模擬電路設(shè)計，數(shù)?；旌显O(shè)計，嵌入式系統(tǒng)設(shè)計，軟硬件協(xié)同設(shè)計，芯片上系統(tǒng)(SoC)設(shè)計，可編程邏輯器件(PLD)和可編程系統(tǒng)芯片(SOPC)設(shè)計，專用集成電路(ASIC)和專用標準產(chǎn)品(ASSP)設(shè)計技術(shù)等。高級硬件描述語言和IP芯核被廣泛采用，使得電子設(shè)計方式以及電子系統(tǒng)的概念發(fā)生了根本性的改變。

IP是集成電路知識產(chǎn)權(quán)模塊的簡稱，可以定義為“經(jīng)過預(yù)先設(shè)計、預(yù)先驗證，具有相對獨立功能，可以重復(fù)使用在SoC和復(fù)雜ASIC中的電路模塊”。按照其在設(shè)計流程中的位置，IP可分為三種：軟核IP、固核IP和硬核IP。

軟核IP是用可綜合硬件描述語言描述的RTL級電路功能塊，不涉及用與什么工藝相關(guān)的電路和電路元件實現(xiàn)這些描述。軟核IP的設(shè)計周期短，設(shè)計投入少，由于不涉及物理實現(xiàn)，為后續(xù)設(shè)計留有很大的發(fā)揮空間;但同時也會有一定比例的后續(xù)工序無法適應(yīng)軟核IP設(shè)計，從而造成一定程度的軟核IP修正，在性能上有較大的不可預(yù)知性。另外，軟核IP在使用時需要冒相當(dāng)大的知識產(chǎn)權(quán)保護風(fēng)險。

硬核IP是經(jīng)過布局、布線并針對某一特定工藝庫優(yōu)化過的網(wǎng)表或是物理級版圖。硬核IP在功耗、尺寸等方面都做了充分的優(yōu)化，有著很好的可預(yù)知性，但對工藝的依賴性使得其靈活性和可移植性都較差。

固核IP是已經(jīng)基于一般工藝庫進行了綜合和布局的IP核，通常以網(wǎng)表的形式提交客戶使用。因此其在結(jié)構(gòu)、面積和性能的安排上都已進行了優(yōu)化。固核IP是介于軟核和硬核之間的一個折中方案。