在IC設(shè)計(jì)中EDA技術(shù)的作用是什么？

(1)電路設(shè)計(jì)：EDA技術(shù)可以幫助設(shè)計(jì)師快速地設(shè)計(jì)出電路原理圖和PCB布局圖，提高設(shè)計(jì)效率和準(zhǔn)確性。

(2)電路仿真：EDA技術(shù)可以對(duì)電路進(jìn)行仿真分析，驗(yàn)證電路的性能和可靠性，避免在實(shí)際制造中出現(xiàn)問(wèn)題。

(3)電路優(yōu)化：EDA技術(shù)可以對(duì)電路進(jìn)行優(yōu)化，提高電路的性能和可靠性，降低成本和功耗。

(4)電路測(cè)試：EDA技術(shù)可以幫助設(shè)計(jì)師進(jìn)行電路測(cè)試，驗(yàn)證電路的性能和可靠性，確保電路符合規(guī)格要求。

EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的核心。EDA技術(shù)可以提高工作效率，降低設(shè)計(jì)成本，縮短產(chǎn)品研發(fā)周期，對(duì)電路設(shè)計(jì)人員和相關(guān)企業(yè)非常重要。

EDA技術(shù)主要涉及以下幾個(gè)方面：

1. 邏輯設(shè)計(jì)：利用EDA設(shè)計(jì)工具完成邏輯設(shè)計(jì)、綜合、仿真和布局以及電路設(shè)計(jì)分析等工作。

2. 電路仿真：可進(jìn)行電路行為仿真或性能仿真，以驗(yàn)證電路的正確性和性能，可以節(jié)省設(shè)計(jì)周期和成本。

3. 物理設(shè)計(jì)：物理設(shè)計(jì)包括電路布局和線路布線兩個(gè)階段。物理布局主要涉及版圖設(shè)計(jì)和器件布置;線路布線則是將邏輯網(wǎng)表映射到實(shí)際的布局圖上。

4. 靜態(tài)時(shí)序分析：在物理設(shè)計(jì)完成后，還需要進(jìn)行靜態(tài)時(shí)序分析，以保證設(shè)計(jì)在時(shí)序上的正確性。

5. 標(biāo)準(zhǔn)庫(kù)：設(shè)計(jì)人員可以使用標(biāo)準(zhǔn)單元庫(kù)來(lái)設(shè)計(jì)電路，標(biāo)準(zhǔn)單元庫(kù)包括了例如NAND門(mén)、非門(mén)等基本電路，可以方便地完成門(mén)級(jí)設(shè)計(jì)。

6. 特殊器件設(shè)計(jì)：針對(duì)不同的應(yīng)用場(chǎng)景，需要進(jìn)行一些特殊器件的設(shè)計(jì)，這需要高超的電路設(shè)計(jì)技術(shù)和EDA技術(shù)的支持。

EDA技術(shù)已經(jīng)廣泛地應(yīng)用于電子、通信、計(jì)算機(jī)、醫(yī)療、汽車(chē)、工業(yè)等各個(gè)領(lǐng)域，涉及到電路設(shè)計(jì)、芯片設(shè)計(jì)和系統(tǒng)設(shè)計(jì)等方面，具有重要的現(xiàn)實(shí)意義和技術(shù)價(jià)值。

其中，EDA技術(shù)在集成電路設(shè)計(jì)中發(fā)揮著重要的作用，可以提高芯片設(shè)計(jì)的精度和可靠性，降低測(cè)試和修改的成本和周期。此外，由于EDA技術(shù)的應(yīng)用，集成電路的制造成本正在逐漸降低，這對(duì)提高電子設(shè)備的性能和降低價(jià)格具有重要的推動(dòng)作用。隨著科學(xué)研究與技術(shù)開(kāi)發(fā)市場(chǎng)化，采用傳統(tǒng)電子設(shè)計(jì)手段在較短時(shí)間內(nèi)完成復(fù)雜電子系統(tǒng)設(shè)計(jì)，已經(jīng)越來(lái)越難完成了。EDA(EleCTRonICs Design Automation)技術(shù)是隨著集成電路和計(jì)算機(jī)技術(shù)飛速發(fā)展應(yīng)運(yùn)而生一種高級(jí)、快速、有效電子設(shè)計(jì)自動(dòng)化工具。

1 EDA技術(shù)

EDA(電子線路設(shè)計(jì)座自動(dòng)化)是以計(jì)算機(jī)為工作平臺(tái)、以硬件描述語(yǔ)言(VHDL)為設(shè)計(jì)語(yǔ)言、以可編程器件(CPLD/FPGA)為實(shí)驗(yàn)載體、以ASIC/SOC芯片為目標(biāo)器件、進(jìn)行必要元件建模和系統(tǒng)仿真電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。EDA是電子設(shè)計(jì)領(lǐng)域一場(chǎng)革命，它源于計(jì)算機(jī)輔助設(shè)計(jì)，計(jì)算機(jī)輔助制造、計(jì)算機(jī)輔助測(cè)試和計(jì)算機(jī)輔助工程。利用EDA工具，電子設(shè)計(jì)師從概念，算法、協(xié)議開(kāi)始設(shè)計(jì)電子系統(tǒng)，從電路設(shè)計(jì)，性能分析直到IC版圖或PCB版圖生成全過(guò)程均可在計(jì)算機(jī)上自動(dòng)完成。EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)最新發(fā)展方向，其基本特征是設(shè)計(jì)人員以計(jì)算機(jī)為工具，按照自頂向下設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，由硬件描述語(yǔ)言完成系統(tǒng)行為級(jí)設(shè)計(jì)，利用先進(jìn)開(kāi)發(fā)工具自動(dòng)完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局布線、仿真及特定目標(biāo)芯片適配編譯和編程下載，這被稱(chēng)為數(shù)字邏輯電路高層次設(shè)計(jì)方法。

1.1 EDA軟件簡(jiǎn)介

“EDA”就是Electronic Design Automation(電子設(shè)計(jì)自動(dòng)化)，也就是能夠幫助人們?cè)O(shè)計(jì)電子電路或系統(tǒng)軟件工具，該工具可以使設(shè)計(jì)更復(fù)雜電路和系統(tǒng)成為可能。目前進(jìn)入我國(guó)并具有廣泛影響EDA軟件有：muhisim7、OW_AD、Protel、Viewlogio、Mentor、Synopsys、PCBW Id、Cadence、MicmSim等等，這些軟件各具特色，大體分為芯片級(jí)設(shè)計(jì)工具、電路板級(jí)設(shè)計(jì)工具、可編程邏輯器件開(kāi)發(fā)工具和電路仿真工具等幾類(lèi);其中Protel是國(guó)內(nèi)最流行、使用最廣泛一種印制電路板設(shè)計(jì)首選軟件，由澳大利亞protd Technology公司出品，過(guò)去只是用來(lái)進(jìn)行原理圖輸入和PCB版圖設(shè)計(jì)，從Protel 98開(kāi)始，加入了模擬數(shù)字混合電路仿真模塊和可編程邏輯器件設(shè)計(jì)模塊，1999年P(guān)rotel推出了功能更加強(qiáng)大EDA綜合設(shè)計(jì)環(huán)境Protel 99，它將EDA全部?jī)?nèi)容整合為一體，成為完整EDA軟件，因而該軟件發(fā)展?jié)摿艽?，但它最具特色和最?qiáng)大功能仍是原理圖輸人和PCB版圖設(shè)計(jì)。

1.2 EDA技術(shù)主要內(nèi)容

EDA技術(shù)涉及面很廣，內(nèi)容豐富，從教學(xué)和實(shí)用角度看，主要應(yīng)掌握如下4個(gè)方面內(nèi)容：一是大規(guī)?？删幊踢壿嬈骷?二是硬件描述語(yǔ)言;三是軟件開(kāi)發(fā)工具;四是實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)。其中，大規(guī)?？删幊踢壿嬈骷抢肊DA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)載體，硬件描述語(yǔ)言是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)主要表達(dá)手段，軟件開(kāi)發(fā)工具是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)智能化自動(dòng)設(shè)計(jì)工具，實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)則是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)下載工具及硬件驗(yàn)證工具。

1.3 EDA技術(shù)主要特征

作為現(xiàn)代電子系統(tǒng)設(shè)計(jì)主導(dǎo)技術(shù)，EDA具有幾個(gè)明顯特征：

1.3.1用軟件設(shè)計(jì)方法來(lái)設(shè)計(jì)硬件

硬件系統(tǒng)轉(zhuǎn)換是由有關(guān)開(kāi)發(fā)軟件自動(dòng)完成，設(shè)計(jì)輸入可以是原理圖VHDL語(yǔ)言，通過(guò)軟件設(shè)計(jì)方式測(cè)試，實(shí)現(xiàn)對(duì)特定功能硬件電路設(shè)計(jì)，而硬件設(shè)計(jì)修改工作也如同修改軟件程序一樣快捷方便，設(shè)計(jì)整個(gè)過(guò)程幾乎不涉及任何硬件，可操作性、產(chǎn)品互換性強(qiáng)。

1.3.2基于芯片設(shè)計(jì)方法

EDA設(shè)計(jì)方法又稱(chēng)為基于芯片設(shè)計(jì)方法，集成化程度更高，可實(shí)現(xiàn)片上系統(tǒng)集成，進(jìn)行更加復(fù)雜電路芯片化設(shè)計(jì)和專(zhuān)用集成電路設(shè)計(jì)，使產(chǎn)品體積小、功耗低、可靠性高;可在系統(tǒng)編程或現(xiàn)場(chǎng)編程，使器件編程、重構(gòu)、修改簡(jiǎn)單便利，可實(shí)現(xiàn)在線升級(jí);可進(jìn)行各種仿真，開(kāi)發(fā)周期短，設(shè)計(jì)成本低，設(shè)計(jì)靈活性高。

1.3.3自動(dòng)化程度高

EDA技術(shù)根據(jù)設(shè)計(jì)輸入文件，將電子產(chǎn)品從電路功能仿真、性能分析、優(yōu)化設(shè)計(jì)到結(jié)果測(cè)試全過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成，自動(dòng)生成目標(biāo)系統(tǒng)，使設(shè)計(jì)人員不必學(xué)習(xí)許多深入專(zhuān)業(yè)知識(shí)，也可免除許多推導(dǎo)運(yùn)算即可獲得優(yōu)化設(shè)計(jì)成果，設(shè)計(jì)自動(dòng)化程度高，減輕了設(shè)計(jì)人員工作量，開(kāi)發(fā)效率高。

1.3.4自動(dòng)進(jìn)行產(chǎn)品直面設(shè)計(jì)

EDA技術(shù)根據(jù)設(shè)計(jì)輸入文件(HDL或電路原理圖)，自動(dòng)地進(jìn)行邏輯編譯、化簡(jiǎn)、綜合、仿真、優(yōu)化、布局、布線、適配以及下載編程以生成目標(biāo)系統(tǒng)，即將電子產(chǎn)品從電路功能仿真、性能分析、優(yōu)化設(shè)計(jì)到結(jié)果測(cè)試全過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成;

1.4 EDA技術(shù)要點(diǎn)

1.4.1可編程邏輯器件-PLD

數(shù)字邏輯器件發(fā)展直接反映了從分立元件、中小規(guī)模標(biāo)準(zhǔn)芯片過(guò)渡到可編程邏輯器件過(guò)程。ISP技術(shù)和HDPLD器件使設(shè)計(jì)人員能夠在實(shí)驗(yàn)室中方便地開(kāi)發(fā)專(zhuān)用集成數(shù)字電路芯片ASIC.當(dāng)前，國(guó)內(nèi)外許多著名廠商均已開(kāi)發(fā)出新一代ISP器件以及相應(yīng)開(kāi)發(fā)軟件(如Synario、EXPERT、Fundation、MAX Plus2等)。

1.4.2“自頂而下”設(shè)計(jì)方法

10年前，電子設(shè)計(jì)基本思路還是選擇標(biāo)準(zhǔn)集成電路“自底向上”(Bottom-Up)地構(gòu)造出一個(gè)新系統(tǒng)。這樣設(shè)計(jì)方法如同一磚一瓦建造樓房，不僅效率低、成本高而且容易出錯(cuò)，高層次設(shè)計(jì)給我們提供了一種“自頂向下”(Top-Down)全新設(shè)計(jì)方法，這種方法首先從系統(tǒng)入手，在頂層進(jìn)行功能方框圖劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語(yǔ)言對(duì)高層系統(tǒng)進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證，然后用綜合優(yōu)化工具生成具體門(mén)電路網(wǎng)表，其對(duì)應(yīng)物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐?，由于設(shè)計(jì)主要仿真和調(diào)試過(guò)程是在高層次上完成，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上錯(cuò)誤，避免設(shè)計(jì)工時(shí)浪費(fèi)，同時(shí)也減少了邏輯功能仿真工作量，提高了設(shè)計(jì)一次成功率。

2數(shù)字電路設(shè)計(jì)

20世紀(jì)90年代以來(lái)，電子信息類(lèi)產(chǎn)品開(kāi)發(fā)明顯出現(xiàn)兩個(gè)特點(diǎn)：一是產(chǎn)品復(fù)雜程度加深;二是產(chǎn)品上市時(shí)限緊迫。隨著計(jì)算機(jī)性?xún)r(jià)比提高及可編程邏輯器件出現(xiàn)，對(duì)傳統(tǒng)數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了解放性革命，現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法是設(shè)計(jì)師自己設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)電子系統(tǒng)功能，將傳統(tǒng)固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。然而電路設(shè)計(jì)本質(zhì)上是基于門(mén)級(jí)描述單層次設(shè)計(jì)(主要以數(shù)字電路為主)，設(shè)計(jì)所有工作(包括設(shè)計(jì)輸入、仿真和分析、設(shè)計(jì)修改等)都是在基本邏輯門(mén)這一層次上進(jìn)行，顯然這種設(shè)計(jì)方法不能適應(yīng)新形勢(shì)，為此引入一種高層次電子設(shè)計(jì)方法，也稱(chēng)為系統(tǒng)設(shè)計(jì)方法。

數(shù)字電路設(shè)計(jì)性本身就是一種綜合性設(shè)計(jì)，其設(shè)計(jì)電路中一般包含不同類(lèi)型電路，在設(shè)計(jì)過(guò)程中，不可避免地存在許多錯(cuò)誤和不足如果直接按照這一設(shè)計(jì)電路在電路板上進(jìn)行安裝、調(diào)試，其結(jié)果往往使電路調(diào)試費(fèi)時(shí)費(fèi)力，甚至?xí)鹪骷蛢x器設(shè)備損壞等問(wèn)題，導(dǎo)致設(shè)計(jì)不能達(dá)到預(yù)期效果。應(yīng)用EDA技術(shù)在仿真軟件平臺(tái)上設(shè)計(jì)數(shù)字電路，能幫助熟悉和掌握最先進(jìn)電路設(shè)計(jì)方法和技能。在電子技術(shù)高速發(fā)展今天，新器件、新電路不斷涌現(xiàn)，而設(shè)計(jì)條件受經(jīng)費(fèi)等因素制約，一般不能及時(shí)更新。采用軟件仿真方法，在計(jì)算機(jī)上虛擬一個(gè)先進(jìn)測(cè)試儀器、元器件品種齊全電子工作臺(tái)，可進(jìn)行驗(yàn)證性、測(cè)試性、設(shè)計(jì)性等實(shí)驗(yàn)針對(duì)性訓(xùn)練，培養(yǎng)使用計(jì)算機(jī)及分析、應(yīng)用和創(chuàng)新電路能力。“以仿代實(shí)”，“以軟代硬”應(yīng)該成為當(dāng)代設(shè)計(jì)發(fā)展潮流之一。

EDA涵蓋了電子設(shè)計(jì)、仿真、驗(yàn)證、制造全過(guò)程的所有技術(shù)，諸如：系統(tǒng)設(shè)計(jì)與仿真，電路設(shè)計(jì)與仿真，印制電路板(PCB)設(shè)計(jì)與校驗(yàn)，集成電路(IC)版圖設(shè)計(jì)、驗(yàn)證和測(cè)試，數(shù)字邏輯電路設(shè)計(jì)，模擬電路設(shè)計(jì)，數(shù)?；旌显O(shè)計(jì)，嵌入式系統(tǒng)設(shè)計(jì)，軟硬件協(xié)同設(shè)計(jì)，芯片上系統(tǒng)(SoC)設(shè)計(jì)，可編程邏輯器件(PLD)和可編程系統(tǒng)芯片(SOPC)設(shè)計(jì)，專(zhuān)用集成電路(ASIC)和專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)設(shè)計(jì)技術(shù)等。高級(jí)硬件描述語(yǔ)言和IP芯核被廣泛采用，使得電子設(shè)計(jì)方式以及電子系統(tǒng)的概念發(fā)生了根本性的改變。

IP是集成電路知識(shí)產(chǎn)權(quán)模塊的簡(jiǎn)稱(chēng)，可以定義為“經(jīng)過(guò)預(yù)先設(shè)計(jì)、預(yù)先驗(yàn)證，具有相對(duì)獨(dú)立功能，可以重復(fù)使用在SoC和復(fù)雜ASIC中的電路模塊”。按照其在設(shè)計(jì)流程中的位置，IP可分為三種：軟核IP、固核IP和硬核IP。

軟核IP是用可綜合硬件描述語(yǔ)言描述的RTL級(jí)電路功能塊，不涉及用與什么工藝相關(guān)的電路和電路元件實(shí)現(xiàn)這些描述。軟核IP的設(shè)計(jì)周期短，設(shè)計(jì)投入少，由于不涉及物理實(shí)現(xiàn)，為后續(xù)設(shè)計(jì)留有很大的發(fā)揮空間;但同時(shí)也會(huì)有一定比例的后續(xù)工序無(wú)法適應(yīng)軟核IP設(shè)計(jì)，從而造成一定程度的軟核IP修正，在性能上有較大的不可預(yù)知性。另外，軟核IP在使用時(shí)需要冒相當(dāng)大的知識(shí)產(chǎn)權(quán)保護(hù)風(fēng)險(xiǎn)。

硬核IP是經(jīng)過(guò)布局、布線并針對(duì)某一特定工藝庫(kù)優(yōu)化過(guò)的網(wǎng)表或是物理級(jí)版圖。硬核IP在功耗、尺寸等方面都做了充分的優(yōu)化，有著很好的可預(yù)知性，但對(duì)工藝的依賴(lài)性使得其靈活性和可移植性都較差。

固核IP是已經(jīng)基于一般工藝庫(kù)進(jìn)行了綜合和布局的IP核，通常以網(wǎng)表的形式提交客戶(hù)使用。因此其在結(jié)構(gòu)、面積和性能的安排上都已進(jìn)行了優(yōu)化。固核IP是介于軟核和硬核之間的一個(gè)折中方案。