基于FPGA器件如何實現(xiàn)可編程電源的設(shè)計？

可編程電源指某些功能或參數(shù)可以通過計算機軟件編程進行控制的電源。可編程電源的實現(xiàn)方法有很多種。其中，現(xiàn)場可編程門陣列(Field ProgrammableGate Array，F(xiàn)PGA)具有性能好，規(guī)模大，可重復(fù)編程，開發(fā)投資小等優(yōu)點。隨著微電子技術(shù)的發(fā)展，F(xiàn)PGA的成本不斷下降，正逐漸成為各種電子產(chǎn)品不可或缺的重要部件。由于FPGA有著如此眾多的優(yōu)點，因此系統(tǒng)采用FPGA作為控制芯片，實現(xiàn)可編程電壓源系統(tǒng)，為需要可調(diào)電壓源的電子產(chǎn)品提供高精度、高可靠性的電壓。

1 系統(tǒng)設(shè)計

采用Altera公司Cyclone系列EP1C6Q240C8為控制芯片。通過Altera的IP工具MegaWizard管理器定制LPM_ROM宏功能模塊，用.mif格式文件存放產(chǎn)生電壓的數(shù)據(jù);利用硬件描述語言(HDL)設(shè)計分頻電路、地址發(fā)生器或數(shù)據(jù)計數(shù)器等控制電路。地址發(fā)生器對ROM進行數(shù)據(jù)讀取。ROM中各單元的數(shù)據(jù)經(jīng)串/并轉(zhuǎn)換電路，在DAC控制電路的作用下，串行數(shù)據(jù)從高位到低位讀入數(shù)/模轉(zhuǎn)換器中，數(shù)/模轉(zhuǎn)換器出來的模擬電壓信號經(jīng)過運算放大器放大后，得到所需的模擬電壓。系統(tǒng)框圖如圖1所示。

根據(jù)項目需求，定制10 b×32 Word的LPM_ROM?？梢援a(chǎn)生32路1 024階可調(diào)的電壓。此外，可以根據(jù)需要定制不同的位寬，不同單元數(shù)的LPM_ROM宏功能模塊，可以產(chǎn)生符合精度要求的多通道電壓。

2 控制電路設(shè)計

2.1 分頻電路模塊

開發(fā)板提供的系統(tǒng)時鐘為50 MHz，系統(tǒng)的時鐘信號通過分頻模塊進行分頻，將分頻后的時鐘信號分別提供給控制電路模塊、地址發(fā)生器和并/串轉(zhuǎn)換電路作為時鐘控制信號。該模塊部分VHDL源程序如下：

程序中，duty為控制占空比的參數(shù);count為控制分頻的參數(shù)。通過改變duty和count兩個參數(shù)，得到占空比及分頻數(shù)可調(diào)的時鐘信號，極為方便。

2.2 其他模塊的實現(xiàn)

其他控制模塊包括地址發(fā)生器、DAC控制電路、并/串轉(zhuǎn)換電路。存儲數(shù)據(jù)中只讀存儲器ROM是通過QuartusII軟件中Mega Wizard Plug-In Manager命令定制元件的。地址發(fā)生器產(chǎn)生地址信號addr_tom和讀使能信號clk_rom，對ROM中的數(shù)據(jù)進行讀取。讀取到的數(shù)據(jù)data為并行數(shù)據(jù)，由于采用的是串行數(shù)據(jù)輸入的數(shù)/摸轉(zhuǎn)換器，所以要進行并/串轉(zhuǎn)換。data并行數(shù)據(jù)在load使能信號的作用下，賦植給寄存器data_q，經(jīng)并/串轉(zhuǎn)換電路對data_q進行從高位到低位的并/串轉(zhuǎn)換。在DAC控制電路產(chǎn)生讀數(shù)據(jù)信號clk_dac和片選信號cs_dac的作用下，轉(zhuǎn)換電路的輸出信號從高位到低位串行讀入數(shù)/模轉(zhuǎn)換器DAC中。

現(xiàn)場可編程門陣列(FPGA)被發(fā)現(xiàn)在眾多的原型和低到中等批量產(chǎn)品的心臟。 FPGA的主要優(yōu)點是在開發(fā)過程中的靈活性，簡單的升級路徑，更快地將產(chǎn)品推向市場，并且成本相對較低。一個主要缺點是復(fù)雜，用FPGA往往結(jié)合了先進的系統(tǒng)級芯片(SoC)。

這種復(fù)雜性使得電源上的苛刻要求。為了應(yīng)對這些挑戰(zhàn)，電源需要幾個輸出和開關(guān)穩(wěn)壓器的效率和線性穩(wěn)壓器的清潔電力的組合。

計算系統(tǒng)電源

供電的FPGA看起來像一個完整的系統(tǒng)供電。電源設(shè)計工程師面臨的3到15的電壓軌供給(有時甚至更多)的挑戰(zhàn);而這僅僅是開始。 FPGA是通常制造的使用需要低核心電壓的最新晶片制造技術(shù)，但是電源也必須供電多個導(dǎo)軌特種塊和電路，提供多個電壓電平，對于高功率模塊供給額外的電流，和滿足噪聲敏感元件的要求。

只是為了讓事情變得更加復(fù)雜，甚至FPGA的同一制造商可以差別很大，使其成為重要的是，工程師選擇每個芯片的最佳電源。這樣的選擇取決于多種因素，諸如電壓和功率需求為每個導(dǎo)軌，導(dǎo)軌‘排序要求，以及系統(tǒng)的電源管理的需要。

在設(shè)計一個FPGA電源的第一步驟是確定各個電壓軌和他們的要求。 FPGA供應(yīng)商通常會提供一個“銷單”，用于指定每個供電引腳連接到設(shè)備的電壓軌的電壓電平。

FPGA的軌道在根據(jù)塊被供電在幾個不同的電壓運行。要求通常包括核心(供電的內(nèi)部邏輯陣列)，I / O(驅(qū)動所述I / O緩沖器可以在銀行被分組，從一個不同的電壓的每個操作)，鎖相環(huán)(PLL)(供電中的PLL核心)，以及收發(fā)器(供給收發(fā)器，接收器和發(fā)射器中的數(shù)字和模擬電路)。

一旦個人電壓軌已經(jīng)確定，下一步是計算的電流消耗依次在每個軌道上。目前抽簽共享軌應(yīng)在分析被添加到鐵路上來，總該鐵路。 FPGA廠商通常提供的在線計算器用于這一目的。接著，工程師應(yīng)當(dāng)加起來所有構(gòu)成FPGA的，以便準(zhǔn)確地估計整個芯片的功耗的元件的功率消耗。

計算的功率消耗后，下一步驟是檢查規(guī)范電壓變化容限和最大電壓紋波為每個軌道。這些參數(shù)通?？梢栽贔PGA中的數(shù)據(jù)表中找到。

負載調(diào)節(jié)規(guī)范確定的范圍內(nèi)(以mV)以內(nèi)的電壓調(diào)節(jié)器的輸出可能偏離了負載的變化。一個典型的規(guī)范負載調(diào)整為±5 mV時，如果電源是由開關(guān)型DC-DC電壓轉(zhuǎn)換器導(dǎo)出(“開關(guān)穩(wěn)壓器”)。這僅僅是一個，如果在1.2 V指定的電壓軌0.4%的偏差

電壓紋波從峰到峰測量以mV，其大小依賴于的電壓調(diào)節(jié)器提供所分析的特定軌道的設(shè)計。輸出濾波嚴(yán)重影響電壓 - (電流)紋波性能。 (見技術(shù)專區(qū)的文章“電容的選擇是關(guān)鍵，以良好的電壓調(diào)節(jié)器設(shè)計”。)大多數(shù)FPGA承受高達2%或軌電壓，這是非?，F(xiàn)代的開關(guān)穩(wěn)壓器的能力范圍之內(nèi)的好電壓紋波。

開關(guān)或線性穩(wěn)壓器?

在FPGA電源設(shè)計過程的下一步驟是確定是否一個特定的軌道應(yīng)該由一個開關(guān)調(diào)節(jié)器或線性調(diào)節(jié)器提供動力。特別需要注意的是針對提供噪聲敏感的電路，如PLL和收發(fā)器電路的模擬電源軌。這些軌噪聲過大可能會危及電路的性能。

線性穩(wěn)壓器提供無波動功率，具有快速的響應(yīng)，更簡單易用，并采取比開關(guān)設(shè)備的空間更小。它們是噪聲敏感的PLL和收發(fā)器軌道一個不錯的選擇。主要的缺點是缺乏效率的，尤其是當(dāng)輸出電壓比輸入低了很多。

開關(guān)穩(wěn)壓器的高電源軌，他們的更高的效率低于噪音更重要的是更好的選擇。它們是數(shù)字核心邏輯和I供電不錯的選擇/ FPGA中，其中電流的要求可以很容易地運行到幾十安培的O操作。的開關(guān)穩(wěn)壓器的缺點是，它比較復(fù)雜，體積較大，并且需要更多的外部元件。 (見技術(shù)專區(qū)的文章“了解優(yōu)勢和線性穩(wěn)壓器的缺點”。)

由此產(chǎn)生的電源可以有點復(fù)雜，包括在“權(quán)力樹”(圖2)幾個開關(guān)穩(wěn)壓器和線性穩(wěn)壓器。

圖2：包括開關(guān)和線性穩(wěn)壓器的FPGA電源

FPGA電源模塊

對于FPGA的電源通常包括開關(guān)和線性穩(wěn)壓器一起工作，以提供不同的電壓和穩(wěn)定的電力以合理的效率相結(jié)合。設(shè)計這樣的供給是不平凡的，但事情可以做簡單得多由各地基礎(chǔ)電源模塊集成了幾個開關(guān)和線性穩(wěn)壓器集成到一個芯片電路。

Maxim的MAX8660的電源模塊，例如，包括四個開關(guān)穩(wěn)壓器(頻率為2 MHz的運行，從而鼓勵使用小型電感器)和四個線性穩(wěn)壓器。所述開關(guān)調(diào)節(jié)器自動從脈寬調(diào)制(PWM)來輕負荷運轉(zhuǎn)切換到減少工作電流，延長電池壽命。

該器件提供輸出電壓范圍為0.725-3.3 V(0.4-1.6 A)的開關(guān)穩(wěn)壓器和1.7-3.3 V(30-500毫安)為低降(LDO)線性穩(wěn)壓器從2.6到所有的工作范圍6 V輸入。

該芯片還包含電源管理功能和功能，如開/關(guān)控制的輸出，低電池檢測，復(fù)位輸出，和一個2線I2C串行接口。

Intersil公司提供了ISL9440為更小的FPGA應(yīng)用。該芯片結(jié)合了一個LDO線性穩(wěn)壓器三個開關(guān)穩(wěn)壓器。每個輸出可調(diào)低至0.8 V和設(shè)備從4.5-24 V電源工作。

該ISL9440提供內(nèi)部軟啟動和獨立的使能輸入，便于電源軌排序在一個緊湊的5×5mm的QFN封裝。該芯片采用了內(nèi)部回路補償，以盡量減少緊湊的設(shè)計和較低的總-解決方案成本的外圍元件。

德州儀器(TI)還提供電源模塊相結(jié)合的開關(guān)穩(wěn)壓器的無噪聲電源線性穩(wěn)壓器的效率。例如，LM26480(圖3)集成兩個1.5 A降壓(“降壓”)開關(guān)穩(wěn)壓器和兩個300毫安線性穩(wěn)壓器。該器件采用2.8至5.5 V電源和第一開關(guān)穩(wěn)壓電源0.8-2 V電壓1.5，而第二個提供1.0-3.3 V電壓1.5答：2 MHz的開關(guān)穩(wěn)壓器以高達96%的效率運行。線性穩(wěn)壓器提供1-3.5 V電壓高達300 mA的電流。

與任何電子元器件一樣，FPGA器件需要有電源電壓的供應(yīng)才能工作。尤其對于規(guī)模較大的器件，其功耗也相對較高，其供電系統(tǒng)的好壞將直接影響到整個開發(fā)系統(tǒng)的穩(wěn)定性。所以，設(shè)計出高效率、高性能的FPGA供電系統(tǒng)具有極其重要的意義。

不同的FPGA器件、不同的應(yīng)用方式會有不同的電壓電流的需求。如圖2.4所示，簡單的歸納，可以將FPGA器件的電壓需求分為三類：核心電壓、I/O電壓和輔助電壓。

核心電壓是FPGA內(nèi)部各種邏輯電路正常工作運行所需要的基本電壓，該電壓用于保證FPGA器件本身的工作。通常選定某一款FPGA器件，其核心電壓一般也都是一個固定值，不會因為電路的不同應(yīng)用而改變。核心電壓值可以從官方提供的器件手冊中找到。

I/O電壓顧名思義便是FPGA的I/O引腳工作所需的參考電壓。在引腳排布上，F(xiàn)PGA與ASIC最大的不同，便是FPGA所有的可用信號引腳基本都可以作為普通I/O使用，其電平值的高低完全由器件內(nèi)部的邏輯決定。當(dāng)然了，它的高低電平標(biāo)準(zhǔn)也受限于所供給的I/O電壓。任何一片F(xiàn)PGA器件，它的I/O引腳通常會根據(jù)排布位置分為多個bank。同一個bank內(nèi)的所有I/O引腳所供給的I/O電壓是共用的，可以給不同的bank提供不同的I/O電壓，它們彼此是不連通的。因此，不同bank的不同I/O電壓為FPGA器件的不同接口應(yīng)用提供了靈活性。這里舉一個例子，Cyclone IV系列器件的某些bank支持LVDS差分電平標(biāo)準(zhǔn)，此時器件手冊會要求設(shè)計者給用于LVDS差分應(yīng)用的bank的I/O電壓供2.5V電壓，這就不同于一般的LVTTL或LVCOMS的3.3V供電需求。而一旦這些用于LVDS傳輸?shù)腎/O bank電壓供給為2.5V，那么它就不能作為3.3V或其他電平值標(biāo)準(zhǔn)傳輸使用了。

除了前面提到的核心電壓和I/O電壓，F(xiàn)PGA器件工作所需的其它電壓我們通常都稱為輔助電壓。例如FPGA器件下載配置所需的電壓，當(dāng)然了，這里的輔助電壓值可能與核心電壓值或I/O電壓值是一致的。很多FPGA的PLL功能塊的供電會有特殊要求，也可以認(rèn)為是輔助電壓。由于PLL本身是模擬電路，而FPGA其他部分的電路基本是數(shù)字電路，因此PLL的輸入電源電壓也很有講究，需要專門的電容電路做濾波處理，而它的電壓值一般和I/O電壓值不同。此外，例如Cyclone V GX系列FPGA器件帶高速Gbit串行收發(fā)器，通常有額外的參考電壓;MAX10系列器件的ADC功能引腳電路也需要額外的參考電壓;一些帶DDR3控制器功能的FPGA引腳上通常也有專門的參考電壓……諸如此類的參考電壓我們都可以歸類為FPGA的輔助供電電壓，在實際電源電路連接和設(shè)計過程中，都必須予以考慮。

目前比較常見的供電解決方案主要是LDO穩(wěn)壓器、DC/DC芯片或電源模塊。LDO穩(wěn)壓器具有電路設(shè)計簡單、輸出的電源電壓紋波低的特點，但是它的一個明顯劣勢是效率也很低;而基于DC/DC芯片的解決方案能夠保證較高的電源轉(zhuǎn)換效率，散熱容易一些，輸出電流也更大，是大規(guī)模FPGA器件的最佳選擇;而電源模塊簡單實用并且能夠有更穩(wěn)定的性能，只不過價格通常比較昂貴，在成本要求不敏感的情況下，是FPGA電源設(shè)計的一種最為簡單快捷的解決方案。以筆者多年的經(jīng)驗來看，在LDO穩(wěn)壓器、DC/DC芯片或電源模塊的選擇上，一般遵循以下原則：

● 電流低于100mA的電壓可以考慮使用LDO穩(wěn)壓器產(chǎn)生，因為電路簡單、使用元器件少、PCB面積占用小，且成本也相對低廉。

● 對電源電壓的紋波極為敏感的供電考慮使用LDO，如CMOS Sensor的模擬供電電壓、ADC芯片的參考電壓等。

● 除了上述情況，一般電流較大、對電源電壓紋波要求不高的情況，都盡量考慮使用DC/DC電路，畢竟它能夠提供大電流供電，且提供最好的電源轉(zhuǎn)換效率。

● 對于電源模塊，筆者見到最多的是軍工等成本不敏感、板級PCB空間較大的應(yīng)用中使用，它其實是LDO穩(wěn)壓器和DC/DC電路優(yōu)勢的整合。