馭AI之力，驅(qū)動芯片到系統(tǒng)級設(shè)計。Cadence邁入新征途

2023年對于半導(dǎo)體而言是艱苦的一年，受到大環(huán)境的影響，消費類需求收縮導(dǎo)致的庫存調(diào)整，以及投資額減少帶來的發(fā)展困難，給半導(dǎo)體廠商帶來了雙重打擊。

然而在這種大環(huán)境下，全球半導(dǎo)體公司的芯片設(shè)計項目依舊十分活躍。因為縱使當(dāng)下寒冬凜然，但業(yè)界仍對未來充滿信心。

IBS最新的預(yù)測顯示，2029年之前整個半導(dǎo)體行業(yè)將會突破1萬億美元的大關(guān)，幾乎為現(xiàn)在的兩倍。

隨著自動駕駛、人工智能等應(yīng)用浪潮興起，海量的數(shù)據(jù)需要強大的算力支持，才能夠真正驅(qū)使應(yīng)用升級。然而在追求高算力的同時，一方面需要從新的技術(shù)路線去探索摩爾定律的延續(xù)，另一方面不可忽視的對于能效的極致追求，從而確保我們邁進(jìn)低碳可持續(xù)的轉(zhuǎn)型。

新的應(yīng)用需求，新的算力和能效要求，對于芯片和系統(tǒng)設(shè)計提出了更高的要求。而如何解決這一系列的難題？Cadence正在積極探索并給出了答案。在CadenceLIVE大會上，我們有幸采訪到了Cadence資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 滕晉慶博士，他針對Cadence下一步戰(zhàn)略，以及如何支持客戶獲得持續(xù)成功，進(jìn)行了精彩的分享。

圖：Cadence資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 滕晉慶博士

垂直系統(tǒng)整合追求更高性能，芯片和系統(tǒng)設(shè)計復(fù)雜度巨幅提升

回顧過往，推動整個科技行業(yè)大步邁進(jìn)的因素通常較為單一，包括PC、移動計算、AIoT等。而在當(dāng)下，出現(xiàn)了包括5g通訊、自動駕駛，人工智能與機(jī)器學(xué)習(xí)，工業(yè)互聯(lián)網(wǎng)以及超大規(guī)模計算等在內(nèi)的多種推動力。而在這些新的應(yīng)用領(lǐng)域，可以看到越來越多的系統(tǒng)公司開始進(jìn)行定制化芯片設(shè)計以匹配其新類型的數(shù)據(jù)，實現(xiàn)系統(tǒng)的高效分析。例如谷歌的TPU廣泛應(yīng)用于人工智能模型的訓(xùn)練，以及特斯拉的定制汽車芯片，無不是通過這種定制化芯片的方式，來實現(xiàn)垂直系統(tǒng)整合的更高效率和更低成本。

而為了延續(xù)摩爾定律、繼續(xù)追求芯片PPA的提升，先進(jìn)芯片的制造一方面在繼續(xù)向著3nm、2nm的工藝縮進(jìn)；另一方面，通過Chiplet技術(shù)來進(jìn)行2.5D、3D IC的探索。

不論是從定制芯片到系統(tǒng)的垂直整合，還是采用Chiplet技術(shù)的3D IC，都大幅提高了芯片和系統(tǒng)設(shè)計的復(fù)雜度。雖然從事芯片設(shè)計以及軟件開發(fā)的人員數(shù)目也會增加，但是不可能雇傭10倍或20倍的人來完成這些工作，我們需要更多自動化來迎接未來的設(shè)計挑戰(zhàn)。

傳統(tǒng)的EDA工具和設(shè)計流程并不能夠高效率地支持客戶新的先進(jìn)芯片設(shè)計需求，當(dāng)整個先進(jìn)芯片的設(shè)計風(fēng)潮已經(jīng)轉(zhuǎn)向，Cadence也早就沉淀好了計算科學(xué)和數(shù)學(xué)的兩張技術(shù)底牌，并將其合二為一，通過多個設(shè)計平臺的統(tǒng)一，為客戶提供從芯片到系統(tǒng)的設(shè)計和仿真支持。

據(jù)滕晉慶博士介紹，Cadence用三個同心圓看待世界：最內(nèi)圈是芯片；然后是系統(tǒng)圈；最外面是數(shù)據(jù)圈。這三個同心圓其實在各行各業(yè)都有所體現(xiàn)。

最內(nèi)圈的芯片層，需要的是自動化的EDA工具和各種IP支持。透過自動布局布線、RTL Synthesis等方式，已經(jīng)可以極大地提高芯片設(shè)計的效率。第二圈是系統(tǒng)層面，包括系統(tǒng)級的設(shè)計和分析，Cadence提供了統(tǒng)一的平臺和一致的語言，助力系統(tǒng)設(shè)計加速；同時包括了三維電磁場仿真、熱仿真和CFD流體力學(xué)等計算軟件。最外圈是數(shù)據(jù)圈，著重在大數(shù)據(jù)分析和人工智能上，探索如何使用大數(shù)據(jù)和人工智能增進(jìn)系統(tǒng)設(shè)計和EDA設(shè)計的能力。

滕晉慶博士表示，當(dāng)前Cadence已經(jīng)從最內(nèi)圈的computational software擴(kuò)展到系統(tǒng)設(shè)計層面，當(dāng)前新的策略就是intelligent system design（智能系統(tǒng)設(shè)計）。尤其是隨著近年來算力大幅提升以及大數(shù)據(jù)的可行性，人工智能將會在系統(tǒng)設(shè)計中真正發(fā)揮效能。

從芯片到系統(tǒng)，全面的生成式AI能力支持

放眼未來，下一代EDA平臺應(yīng)該將傳統(tǒng)的單一類型、單一工具的設(shè)計環(huán)境轉(zhuǎn)換成運行多工具協(xié)作的設(shè)計環(huán)境，再結(jié)合一個統(tǒng)一的大數(shù)據(jù)分析平臺以及強化學(xué)習(xí)，讓AI從設(shè)計數(shù)據(jù)中自主學(xué)習(xí)，從而為下一次執(zhí)行自動做出優(yōu)化的選擇，進(jìn)而最終減少設(shè)計人員的人工決策時間，大幅度提升生產(chǎn)力。

而要實現(xiàn)這一目標(biāo)，需要具備三方面的要素。一是要有足夠好的算法模型，這里面涉及到了大量數(shù)學(xué)方面的知識；二是要有完備的設(shè)計和仿真的點工具，這樣才能串聯(lián)成一個能夠覆蓋系統(tǒng)設(shè)計方方面面要求的平臺；三是要有一個大數(shù)據(jù)平臺，去支持所有的AI驅(qū)動的設(shè)計平臺。而這三大要素，Cadence全都具備。

據(jù)滕博介紹，假設(shè)做一個數(shù)字芯片，從RTL到最后GDS一共有十步，每一步都要調(diào)三個參數(shù)，每個參數(shù)又有三個選項，那么整個跑下來就會產(chǎn)生一個海量的數(shù)據(jù)。人工當(dāng)然不能把所有的可能都跑一次，更多是依賴于資深工程師的設(shè)計經(jīng)驗。以前此類工作中，一個資深的工程師跑完一遍之后，看一下flow的結(jié)果之后，就可以憑借經(jīng)驗得知需要調(diào)整哪一步的哪個參數(shù)的哪個選項，從而實現(xiàn)芯片設(shè)計的更優(yōu)解。而AI可以從數(shù)據(jù)學(xué)習(xí)中，自動找到最優(yōu)解。

據(jù)悉，Cadence已經(jīng)提供了一個從芯片到系統(tǒng)的生成式AI工具平臺，通過JedAI的大數(shù)據(jù)分析，可以讓AI執(zhí)行的更加快速和有效率。每一個點工具的AI能力加持，對于芯片設(shè)計都極為有幫助，而當(dāng)所有的點工具都集合成一個AI工具平臺，則能實現(xiàn)生產(chǎn)力的極大提升。舉例而言，每次工藝的迭代對于芯片整體PPA的提升約10%～20%；而使用Cadence的Cerebrus就可以把客戶的芯片整體的PPA提升5%到10%。另一個典型的例子是在PCB的設(shè)計方面，以前一個硬件工程師要花費6個月的畫板工作，通過Allegro的自動PCB布線，現(xiàn)在要一個小時可能已經(jīng)完成了90%工作。

據(jù)滕博介紹，AI在芯片設(shè)計方面所能做的工作正在升級，目前從基本的布局布線和RTL綜合層面（implementation）開始，已經(jīng)向上發(fā)展到了架構(gòu)探索的層面（architecture exploration）AI已經(jīng)可以用C語言去寫算法，逐步去進(jìn)行系統(tǒng)設(shè)計和創(chuàng)新的工作。

“通過EDA工具的自動化，Cadence已經(jīng)助力工程師實現(xiàn)了十倍的生產(chǎn)力提升；”滕博分享到，“而結(jié)合AI和ML的能力，Cadence計劃將會為客戶帶來另一個十倍生產(chǎn)力的提升?！?

3D-IC需要更強的系統(tǒng)整合能力，只有Cadence做得到

隨著工藝縮進(jìn)逼近物理極限，摩爾定律的延續(xù)難度越來越大，業(yè)界對于Chiplet更為關(guān)注并開始探索3D-IC的大批量生產(chǎn)和應(yīng)用。晶圓廠譬如臺積電、三星在積極探索更好的良率，芯片和IP廠商在積極推進(jìn)標(biāo)準(zhǔn)的統(tǒng)一，終端廠商們則對于3D-IC寄予厚望。

然而3D-IC的設(shè)計難度和復(fù)雜度更高，對于芯片設(shè)計的流程提出了新的要求，同時對于后道的封測技術(shù)也結(jié)合的更為緊密。

當(dāng)前很多公司，尤其是系統(tǒng)公司在轉(zhuǎn)向3D-IC的設(shè)計，但是還沒有大批量的生產(chǎn)。目前主要有兩個大的問題：一是散熱問題；二是表面張力的問題。對于熱優(yōu)化和熱管理的設(shè)計，以及對于各個芯粒上的表面張力的處理，就顯得尤為關(guān)鍵。而這涉及到了很多物理學(xué)仿真的工作，需要整合進(jìn)整個3D-IC的設(shè)計流程中。

滕博表示，這需要一個非常非常完整的系統(tǒng)整合，不止要包括analog design、digital design、PCB design、packaging，還要包括heat analysis、thermal analysis、EMIR analysis、LVS analysis、DRC analysis、timing analysis等。怎么樣把所有的這些點工具整合在一起，做一個很好的分析，這是第一步。接下來第二步是要把這些分析回歸到布局布線工具中，借助AI的能力去看怎么樣做優(yōu)化，這是第二步。

Cadence是唯一的一家同時擁有digital design、analog design、package、PCB layout design和system analysis所有點工具的EDA公司。因此對于Chiplet這種需要整合多種不同設(shè)計范式的新的芯片形式而言，Cadence能夠提供全面的工具支持。

其次，3D-IC更強調(diào)一個早期分析，也就是ERA （Early Rail Analysis）。在進(jìn)行大模塊的布局的非常早期的時候，就需要對散熱等物理現(xiàn)象進(jìn)行分析，來判斷這兩個模塊是否能夠放置在一起。透過Cadence的Voltus（Early Rail Analysis）工具，就可以實現(xiàn)這種早期分析的工作。

其實早在三年前，Cadence就推出了一個名為integrity 3D-IC平臺，助力客戶打造真正的3D-IC。滕博表示，Cadence幫助客戶實現(xiàn)真正的兩個Wafer的堆疊，這樣才能真正實現(xiàn)通訊帶寬的提升。

Cadence提供了一個統(tǒng)一的數(shù)據(jù)庫，也就是Integrated Hierarchical Database（IHDB）。在這個數(shù)據(jù)庫中可以將兩個Die的數(shù)據(jù)放在一起?；谕粋€DB平臺，integrity 3D-IC可以去調(diào)用各種的分析工具，包括tempus、quantus等，然后才能完成最終所有的簽核。

滕博表示，Cadence現(xiàn)在正在做一個Multi-Tenant database，叫做IHDB。通過這個IHDB可以整合芯片、封裝和PCB所有的數(shù)據(jù)在一起，把數(shù)據(jù)可以直接傳輸給每一個對應(yīng)的點工具去完成相應(yīng)的工作。目前這個進(jìn)展大概完成了20～30%，還有很多工作要做。但只有Cadence能夠做到這樣的事情，因為Cadence擁有所有的工具。

結(jié)語

2022年Cadence的營收增長達(dá)到了19.2%，遠(yuǎn)超于整個EDA行業(yè)大概8%的平均增長水平。這與其長期的戰(zhàn)略決策，以及在R&D上的大幅投入密不可分。隨著AI算力的提升，已經(jīng)集合了所有點工具的Cadence，能夠真正馭AI之力，幫助客戶驅(qū)動從芯片到系統(tǒng)級設(shè)計。

滕博表示，目前整個Cadence有1萬個人，其中從事System的人已經(jīng)超過1千人，展望未來，對System方面的投入還是會繼續(xù)。針對中國團(tuán)隊，也還會繼續(xù)擴(kuò)充研發(fā)人員規(guī)模。