華邦推出創(chuàng)新CUBE架構(gòu) 為邊緣AI帶來超高帶寬內(nèi)存

2023年9月27日，中國(guó)，蘇州——全球半導(dǎo)體存儲(chǔ)解決方案領(lǐng)導(dǎo)廠商華邦電子今日宣布推出一項(xiàng)強(qiáng)大的內(nèi)存賦能技術(shù)，可助力客戶在主流應(yīng)用場(chǎng)景中實(shí)現(xiàn)經(jīng)濟(jì)實(shí)惠的邊緣 AI 計(jì)算。華邦的CUBE (半定制化超高帶寬元件) 可大幅優(yōu)化內(nèi)存技術(shù)，可實(shí)現(xiàn)在混合云與邊緣云應(yīng)用中運(yùn)行生成式AI的性能。

CUBE增強(qiáng)了前端3D結(jié)構(gòu)的性能，例如chip-on-wafer（CoW）和wafer-on-wafer（WoW），以及后端2.5D/3D chip-on-Si-interposer的基板和扇出（Fan out）解決方案。CUBE專為滿足邊緣AI運(yùn)算裝置不斷增長(zhǎng)的需求而設(shè)計(jì)，能利用 3D 堆棧技術(shù)并結(jié)合異質(zhì)鍵合技術(shù)而提供高帶寬低功耗的單顆256Mb 至 8Gb內(nèi)存。除此之外，CUBE還能利用3D 堆棧技術(shù)加強(qiáng)帶寬降低數(shù)據(jù)傳輸時(shí)所需的電力。

CUBE的推出是華邦實(shí)現(xiàn)跨平臺(tái)與接口無縫部署的重要一步。CUBE適用于可穿戴設(shè)備、邊緣服務(wù)器設(shè)備、監(jiān)控設(shè)備、ADAS 及協(xié)作機(jī)器人等高級(jí)應(yīng)用。

華邦表示：“CUBE架構(gòu)讓AI部署實(shí)現(xiàn)了轉(zhuǎn)變，并且我們相信，云AI和邊緣AI的集成將會(huì)帶領(lǐng)AI發(fā)展至下一階段。我們正在通過CUBE解鎖無限全新可能，并且正在為強(qiáng)大的邊緣AI設(shè)備提高內(nèi)存性能及優(yōu)化成本。”

CUBE的主要特性包括：

節(jié)省電耗：CUBE 提供卓越的電源效率，功耗低于 1pJ/bit，能夠確保延長(zhǎng)運(yùn)行時(shí)間并優(yōu)化能源使用。

卓越的性能：憑借32GB/s 至 256GB/s 的帶寬，CUBE 可提供遠(yuǎn)高于行業(yè)標(biāo)準(zhǔn)的性能提升。

較小尺寸：CUBE擁有更小的外形尺寸。目前基于20nm標(biāo)準(zhǔn)，可以提供每顆芯片256Mb-8Gb容量，2025年將有16nm標(biāo)準(zhǔn)。引入硅通孔 （TSV） 可進(jìn)一步增強(qiáng)性能，改善信號(hào)完整性、電源完整性、以9um pitch 縮小IO的面積和較佳的散熱（CUBE置下、SoC置上時(shí)）。

高經(jīng)濟(jì)效益、高帶寬：CUBE 的IO速度于1K IO可高達(dá)2Gbps，當(dāng)與28nm和22nm等成熟工藝的SoC集成， CUBE 則可到達(dá)32GB/s至256GB/s帶寬，相當(dāng)于HBM2帶寬, 也相當(dāng)于4至32個(gè)LP-DDR4x 4266Mbps x16 IO。

SoC 芯片尺寸減?。篠oC（不帶TSV，置上）堆疊在 CUBE（帶 TSV，置下）上。如果去除 TSV 區(qū)域損失，其芯片尺寸可能會(huì)更小。能夠?yàn)檫吘堿I設(shè)備帶來更明顯的成本優(yōu)勢(shì)。

華邦表示：“CUBE可以釋放混合邊緣/云AI的全部潛力，以提升系統(tǒng)功能、響應(yīng)時(shí)間以及能源效率?！比A邦對(duì)創(chuàng)新與合作的承諾將會(huì)助力開發(fā)人員和企業(yè)共同推動(dòng)各個(gè)行業(yè)的進(jìn)步。

此外華邦還正在積極與合作伙伴公司合作建立3DCaaS平臺(tái)，該平臺(tái)將進(jìn)一步發(fā)揮CUBE的能力。通過將CUBE與現(xiàn)有技術(shù)相結(jié)合，華邦能為業(yè)界提供尖端解決方案，使企業(yè)在AI驅(qū)動(dòng)轉(zhuǎn)型的關(guān)鍵時(shí)代蓬勃發(fā)展。