如何實(shí)現(xiàn)汽車尾燈的控制器設(shè)計(jì)？有哪些設(shè)計(jì)解決方案？
20世紀(jì)90年代以來，微電子技術(shù)以驚人的速度發(fā)展，其工藝水平達(dá)到了深亞微米級，此階段主要出現(xiàn)了以高級語言描述、系統(tǒng)仿真和綜合技術(shù)為特征的第三代EDA技術(shù)，不僅極大地提高了系統(tǒng)的設(shè)計(jì)效率，而且使設(shè)計(jì)人員擺脫了大量的輔助性及基礎(chǔ)性工作，將精力集中于創(chuàng)造性的方案與概念的構(gòu)思上。它的特征為：第一，高層綜合的理論與方法取得較大進(jìn)展，將EDA設(shè)計(jì)層次由RT級提高到了系統(tǒng)級(又稱行為級)，并劃分為邏輯綜合和測試綜合。第二，采用硬件描述語言HDL來描述10萬門以上的設(shè)計(jì)，并形成了VHDL和VerilogHDL兩種標(biāo)準(zhǔn)硬件描述語言。第三，采用平面規(guī)劃技術(shù)對邏輯綜合和物理版圖設(shè)計(jì)進(jìn)行聯(lián)合管理，作到在邏輯綜合早期設(shè)計(jì)階段就考慮到物理設(shè)計(jì)信息的影響。第四，可測性設(shè)計(jì)。第五，為帶有嵌入IP模塊ASIC設(shè)計(jì)提供軟硬件協(xié)同系統(tǒng)設(shè)計(jì)工具。 EDA技術(shù)的概念
EDA是電子設(shè)計(jì)自動化(Electronic Design Automation)的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 EDA技術(shù)的特點(diǎn)
利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：① 用軟件的方式設(shè)計(jì)硬件;② 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的;③ 設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真;④ 系統(tǒng)可現(xiàn)場編程，在線升級;⑤ 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢。 EDA設(shè)計(jì)流程
典型的EDA設(shè)計(jì)流程如下:
1、文本/原理圖編輯與修改。首先利用EDA工具的文本或圖形編輯器將設(shè)計(jì)者的設(shè)計(jì)意圖用文本或圖形方式表達(dá)出來。
2、編譯。完成設(shè)計(jì)描述后即可通過編譯器進(jìn)行排錯(cuò)編譯，變成特定的文本格式，為下一步的綜合做準(zhǔn)備。
3、綜合。將軟件設(shè)計(jì)與硬件的可實(shí)現(xiàn)性掛鉤，是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。
3 / 19
4、行為仿真和功能仿真。利用產(chǎn)生的網(wǎng)表文件進(jìn)行功能仿真，以便了解設(shè)計(jì)描述與設(shè)計(jì)意圖的一致性。
5、適配。利用FPGA/CPLD布局布線適配器將綜合后的網(wǎng)表文件針對某一具體的目標(biāo)器件進(jìn)行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配報(bào)告指明了芯片內(nèi)資源的分配與利用、引腳鎖定、設(shè)計(jì)的布爾方程描述情況。 6、 功能仿真和時(shí)序仿真。
7、 下載。如果以上的所有過程都沒有發(fā)現(xiàn)問題，就可以將適配器產(chǎn)生的下載文件通過FPGA/CPLD下載電纜載入目標(biāo)芯片中。
8、 硬件仿真與測試。
2.2 硬件描述語言(VHDL)
VHDL簡介
VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體(可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng))分成外部(或稱可是部分,及端口)和內(nèi)部(或稱不可視部分)，既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 VHDL語言的發(fā)展背景
硬件描述語言的發(fā)展至今已經(jīng)有幾十年的歷史，并已成功應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)綜合等方面。其中比較著名的的有VHDL語言、AHDL語言、Verilog HDL語言等。而在七八十年代初期VHDL語言是為美國國防部工作的。它是以ADA語言為根源，就像將被看到的整體結(jié)構(gòu)的VHDL和其他的VHDL報(bào)表。
1986年，有人提議VHDL語言作為IEEE標(biāo)準(zhǔn)。它經(jīng)歷了一些修改意見和修改，直至1987年12月獲得通過，成為IEEE 1076至1987標(biāo)準(zhǔn)。它的出現(xiàn)為電子設(shè)計(jì)自動化的普及和推廣奠定了堅(jiān)實(shí)的基礎(chǔ)。之后IEEE對87版本進(jìn)行了修訂，于1933年推出了較為完善的93版本(被定為ANSI/IEEE std 1076-1993標(biāo)準(zhǔn))，使得VHDL語言的編程更加靈活方便。此后，越來越多的人開始使用VHDL語言進(jìn)行數(shù)字電路系統(tǒng)的設(shè)計(jì)。而VHDL
4 / 19
語言有不同于軟件編程語言，在編程結(jié)構(gòu)和規(guī)范上有自己的特點(diǎn)，在此，本文就從簡單介紹VHDL語言基礎(chǔ)開始。 VHDL語言的基本結(jié)構(gòu)
一個(gè)完整的VHDL[3]語言程序通常包括實(shí)體(Entity)、構(gòu)造體(Architecture)、配置(Configuration)、包集合(Package)和庫(Library)5個(gè)部分。前4種是可以分別編譯的源設(shè)計(jì)單元。下面分別介紹：
實(shí)體：實(shí)體是用于描述所設(shè)計(jì)電路系統(tǒng)的外部接口信號，系統(tǒng)的輸入輸出端口及屬性都是在實(shí)體中定義的。一個(gè)實(shí)體是設(shè)計(jì)中最基本的。最上層水平的設(shè)計(jì)是最高層的實(shí)體。如果設(shè)計(jì)分層次，那么最高層的描述將有低層描述的說明附在它里面。
構(gòu)造體：構(gòu)造體用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為，系統(tǒng)要實(shí)現(xiàn)的功能都是在構(gòu)造體內(nèi)用語言進(jìn)行描述的。所有實(shí)體可以有一個(gè)構(gòu)造體的說明來模擬。該構(gòu)造體描述的行為實(shí)體。一個(gè)單一的實(shí)體可以有多個(gè)構(gòu)造體。一個(gè)構(gòu)造體可能是行為而另一個(gè)可能是一個(gè)結(jié)構(gòu)描述的設(shè)計(jì)。
配置：配置用于從庫中選取所需單元來組成系統(tǒng)設(shè)計(jì)的不同版本。配置聲明是用來約束一個(gè)組件實(shí)例的一雙實(shí)體架構(gòu)。一個(gè)配置可以被視為像一個(gè)零件清單進(jìn)行設(shè)計(jì)。它描述的使用的每一個(gè)實(shí)體的行為，就像零件列表說明哪一部分用于每一部分的設(shè)計(jì)。
包集合：包集合存放各種設(shè)計(jì)模塊都能共享的數(shù)據(jù)類型、常數(shù)和子程序等。包集合是一個(gè)收集常用數(shù)據(jù)類型和子程序中使用的設(shè)計(jì)。想想包含使用的工具建立的設(shè)計(jì)的一個(gè)工具箱作為一個(gè)包。
庫：庫存放已經(jīng)編譯的實(shí)體、構(gòu)造體、包集合和配置。庫可由用戶生成或者是由ASIC芯片制造商提供，以便在設(shè)計(jì)中為大家共享。這種功能可以通過特定語句來實(shí)現(xiàn)。
一、設(shè)計(jì)任務(wù)要求
基本設(shè)計(jì)要求： 設(shè)計(jì)系統(tǒng)模擬汽車尾燈兩側(cè)信號，左右各有3個(gè)
指示燈(用發(fā)光二極管模擬)，具有如下模式：
(1)汽車正向行使時(shí)，指示燈全部處于熄滅狀態(tài)。
(2)汽車右轉(zhuǎn)彎行駛時(shí)，右側(cè)的3個(gè)指示燈按右循環(huán)順序點(diǎn)亮，
(3)汽車左轉(zhuǎn)彎行駛時(shí)，左側(cè)的3個(gè)指示燈按左循環(huán)順序點(diǎn)亮
(4)汽車臨時(shí)剎車時(shí)，指示燈同時(shí)處于閃爍狀
整體電路要雙面板布線，狀態(tài)轉(zhuǎn)換可用數(shù)碼管顯示(選做)
二、設(shè)計(jì)框圖及整機(jī)概述
2.1汽車尾燈控制器
2.1.1設(shè)計(jì)框圖
2.1.2整機(jī)概述
汽車尾燈控制電路中，汽車尾燈有正常運(yùn)行、右轉(zhuǎn)彎、左轉(zhuǎn)彎和臨時(shí)剎車4種不同狀態(tài)。當(dāng)正常行駛時(shí)，汽車的左右尾燈全滅;當(dāng)汽車右轉(zhuǎn)彎時(shí)，汽車的右尾燈按順序依次從里向外循環(huán)點(diǎn)亮;當(dāng)汽車左轉(zhuǎn)彎時(shí)，汽車的左尾燈按順序依次從里向外循環(huán)點(diǎn)亮;當(dāng)汽車臨時(shí)剎車是，所有的尾燈隨著CP同時(shí)閃爍。
三、各單元電路的設(shè)計(jì)方案及原理說明
3.1汽車尾燈控制電路單元(五號字)(單元電路圖，設(shè)計(jì)過程及原理說明)
3.1.1三進(jìn)制計(jì)數(shù)器
三進(jìn)制計(jì)數(shù)器由觸發(fā)器74ls161構(gòu)成。74ls161是4位初值可預(yù)置數(shù)的16進(jìn)制同步計(jì)數(shù)器，如圖3.1.1所示：
圖3.1.1
采用同步置數(shù)法，預(yù)置數(shù)1101，當(dāng)CLK產(chǎn)生上升沿時(shí)開始計(jì)數(shù)，計(jì)數(shù)到1111時(shí)返回預(yù)置數(shù)重新計(jì)數(shù)。從而由74ls161十六進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)三進(jìn)制計(jì)數(shù)器功能，如圖3.1.2：
圖3.1.2
3.1.2譯碼電路
如圖3.1.3，譯碼電路是由3-8譯碼器74ls138和6個(gè)與非門74ls00構(gòu)成。74ls138的3個(gè)輸入端A、B、C分別接S1、Q1、Q0，其中Q1、Q0是三進(jìn)制計(jì)數(shù)器的輸出端。當(dāng)S1=0、使能信號A=E1=1，計(jì)數(shù)的狀態(tài)為00、01、10時(shí)Y1、Y2、Y3依次輸出低電平有效(Y5、Y6、Y7、輸出高電平無效)，經(jīng)過與非門后依次高電平輸出;當(dāng)S1=1、使能A=E1=1時(shí)Y5、Y6、Y7依次輸出低電平有效(Y1、Y2、Y3輸出高電平無效)，經(jīng)過與非門后依次高電平輸出;當(dāng)E1=0、A=1時(shí)74ls138全部輸出全為高電平，經(jīng)過與非門后全為低電平;當(dāng)G=0、A=CP時(shí)，與非門輸出端隨著CP脈沖的頻率閃爍。
圖3.1.3
3.3.3開關(guān)控制電路、開關(guān)S1、S0
列寫開關(guān)、信號CP與使能信號E1、A的邏輯功能表
表3.1.1
開關(guān)控制CP使能信號
S1S0E1A
00×01
01×11
10×11
11CP0CP
將邏輯功能表整理后得
E1=S1異或S0、
A=((S1﹒S0)(S1﹒S0﹒CP)’)’
如圖3.1.4畫出開關(guān)控制電路與開關(guān)
圖3.1.4
3.1.4 LED、數(shù)碼管驅(qū)動顯示電路
如圖3.1.5、3.1.6所示，LED顯示電路由LED接300歐電阻組成，數(shù)碼管由74ls48驅(qū)動。當(dāng)S1、S0都沒有按下時(shí)，LED燈全滅，74ls48輸入端為0000，數(shù)碼管顯示數(shù)字0。當(dāng)按下S0時(shí)，D3、D2、D1前的與非門依次高電平輸出，實(shí)現(xiàn)D3、D2、D1依次從里向外點(diǎn)亮;74ls48輸入端為0001，數(shù)碼管顯示數(shù)字1;。當(dāng)按下S1時(shí)，D4、D5、D6前的與非門依次高電平輸出，實(shí)現(xiàn)D4、D5、D6依次從里向外點(diǎn)亮;74ls48輸入端為0010，數(shù)碼管顯示數(shù)字2;。當(dāng)S0、S1都按下時(shí)D1、D2、D3、D4、D5、D6隨著CP的頻率閃爍，74ls48輸入端為0011，數(shù)碼管顯示數(shù)字3。
隨著汽車智能化的不斷發(fā)展，人們開始追求更好的駕駛體驗(yàn)，并對全面的汽車安全性能，提出了更高的要求，其中包括具有重要提示功能的汽車尾燈系統(tǒng)。
通常，汽車尾部的燈組是車輛燈光系統(tǒng)中非常重要的一部分，由剎車燈、倒車燈、轉(zhuǎn)向燈、霧燈組成。尾燈的主要功能是提醒后方車輛，向其傳達(dá)前車的行駛狀態(tài)。
為了提高尾燈的顯示效果和穩(wěn)定性，其解決方案通常采用MCU+LED驅(qū)動芯片的組合。鑒于需要符合車輛的規(guī)格要求，所以需要滿足AEC-Q100的可靠性認(rèn)證，以提高系統(tǒng)的穩(wěn)定性。
芯?？萍糃S32F116Q是一款基于ARM Cortex-M3內(nèi)核的通用車規(guī)MCU，滿足AEC-Q100認(rèn)證的要求，可廣泛應(yīng)用于車燈控制、車用電機(jī)控制、車窗控制、汽車傳感器檢測等場景。
01CS32F116Q產(chǎn)品優(yōu)勢
高性能處理器：ARM Cortex-M3內(nèi)核，72MHz工作頻率，支持單周期乘法和硬件除法。
豐富的時(shí)鐘源：具有8MHz的內(nèi)部RC高速振蕩器和40kHz的內(nèi)部RC低速振蕩器，同時(shí)支持4到16MHz的外部晶體振蕩器，支持鎖相環(huán)(PLL)倍頻。
大容量存儲：集成128KBytes的Flash存儲器和20KBytes的SRAM，提供足夠存儲空間。
先進(jìn)的定時(shí)器和PWM控制器：具有3個(gè)16位定時(shí)器，每個(gè)定時(shí)器有四個(gè)獨(dú)立通道用于輸入捕獲/輸出比較/PWM生成/單脈沖模式，同時(shí)支持增量編碼器輸入和霍爾傳感器輸入;1個(gè)16位帶有死區(qū)控制和緊急剎車的PWM高級控制定時(shí)器。
高精度ADC：提供兩路12-Bit高精度ADC，采樣率高達(dá)1Msps，16個(gè)輸入通道。
強(qiáng)大的通信接口：3個(gè)USART接口，通信速率可達(dá)4.5Mb/s;2個(gè)I2C接口，支持標(biāo)準(zhǔn)模式和快速模式;2個(gè)SPI接口;1個(gè)CAN 2.0B接口;1個(gè)USB 2.0接口。USART/I2C/SPI可通過7通道DMA實(shí)現(xiàn)數(shù)據(jù)的直接傳輸。
身份認(rèn)證和安全特性：支持CRC和96-bit UID，提供身份認(rèn)證功能。
豐富的GPIO：LQFP48:37個(gè)，LQFP64:51個(gè)，LQFP100: 80個(gè)，可實(shí)現(xiàn)多種外設(shè)連接。
CS32F116Q系統(tǒng)框圖
02CS32F116Q的尾燈應(yīng)用方案
該方案采用CS32F116Q作為主控芯片，搭配兩顆9通道RGB LED驅(qū)動芯片和一顆36通道RGB LED驅(qū)動芯片，具有一流的應(yīng)用特性。
首先，9V~16V的寬電壓供電及防反接設(shè)計(jì)，確保足夠電力支持的同時(shí)增強(qiáng)供電安全性。
其次，所有燈珠都可呈現(xiàn)出明暗交替的呼吸燈效果，營造出迷人的視覺效果，引領(lǐng)行車燈效的新潮流。燈控還可實(shí)現(xiàn)依次點(diǎn)亮、依次熄滅，演繹流水燈效果，炫酷且富有創(chuàng)意。
最后，該方案通過CAN/LIN接口與BCM通信，實(shí)現(xiàn)多樣化的顯示控制，滿足不同用戶針對汽車尾燈系統(tǒng)的個(gè)性化創(chuàng)新及穩(wěn)定可靠的應(yīng)用需求。
CS32F116Q尾燈方案系統(tǒng)框圖
CS32F116Q具備2個(gè)I2C總線接口(I2C0, I2C1)，能夠工作于多主模式或從模式，支持標(biāo)準(zhǔn)模式和快速模式以提供多樣化的選項(xiàng)。I2C0總線上能同時(shí)掛載2顆9通道RGB LED驅(qū)動芯片，透過不同的設(shè)備地址完成數(shù)據(jù)的精準(zhǔn)傳輸，進(jìn)一步控制2組LED，控制18顆燈珠的光芒。而I2C1則與36通道RGB LED驅(qū)動芯片通信，控制36個(gè)LED，打造醒目的轉(zhuǎn)向指示。
本解決方案中，采用400K的快速模式，與外部設(shè)備進(jìn)行及時(shí)通信。
此外，CS32F116Q具備3個(gè)高效的USART接口，其中USART 1接口通信速率可達(dá)4.5Mb/s，其他接口(USART2，USART3)的通信速率可達(dá)2.25Mb/s，快速且穩(wěn)定。USART接口具有硬件CTS和RTS信號管理、支持IrDA SIR ENDEC傳輸編解碼、兼容ISO7816的智能卡并提供LIN主/從功能。所有USART接口都能使用DMA操作，極大地提升效率。
下載文檔
