迎戰(zhàn)高端芯片設(shè)計挑戰(zhàn)，合見工軟提供了哪些“神器”？

我們處在一個數(shù)字經(jīng)濟(jì)的新時代，數(shù)字經(jīng)濟(jì)催生了更多的高端芯片需求。從終端產(chǎn)品層面，大家可以看到一個趨勢，就是高度的智能化、平臺化。智能化指的是終端上的計算能力越來越強(qiáng)，而平臺化就是用統(tǒng)一的軟件構(gòu)造了所有產(chǎn)品的統(tǒng)一平臺。只有這樣，才能夠給用戶帶來更為極致的體驗。

而這一切變化的背后，離不開半導(dǎo)體技術(shù)的支撐，離不開高性能芯片的參與。而高端芯片的設(shè)計背后，更需要EDA工具的支撐。EDA工具方面我國相對薄弱，但近年來已經(jīng)取得了不小的突破。

近日，第11屆EEVIA年度中國硬科技媒體論壇暨產(chǎn)業(yè)鏈研創(chuàng)趨勢展望研討會在深圳召開，上海合見工業(yè)軟件集團(tuán)產(chǎn)品工程副總裁孫曉陽在會上發(fā)布了主題為“把握芯片設(shè)計關(guān)鍵核心，助力國產(chǎn)EDA新格局”的演講。

高端芯片設(shè)計面臨的挑戰(zhàn)

據(jù)IBS的數(shù)據(jù)顯示，隨著晶體管密度不斷提高，從90nm一直邁進(jìn)到7nm的工藝節(jié)點(diǎn)，每1000萬晶體管的制造成本呈現(xiàn)出由高到低再逐漸提高的趨勢?？梢钥吹?，28nm的時候成本達(dá)到了最低，而后受限于物理定律，晶體管微縮的技術(shù)難度越來越大，因此制造成本一點(diǎn)點(diǎn)的在提高。

而據(jù)IMEC的預(yù)測來講，2024到2032年，芯片制造工藝會從2納米到1.4、1.0、0.7、0.5納米，不停地往前進(jìn)步。這些先進(jìn)的芯片制造技術(shù)也都離不開EDA工具的支持。EDA需要實現(xiàn)突破，要領(lǐng)先于工藝的發(fā)展，才能支撐工藝的落地。

據(jù)孫曉陽分享，高端芯片設(shè)計上面臨著諸多的挑戰(zhàn)和機(jī)遇。一方面， 隨著3D-IC的發(fā)展，封裝上進(jìn)行系統(tǒng)集成是大勢所趨。先進(jìn)封裝預(yù)計在2023年會占據(jù)整個封裝市場的半壁江山。另一方面，芯片規(guī)模越來越大：包括容量方面，芯片尺寸越來越大；IO資源方面，更高速、數(shù)量更多、更加多樣化；處理能力方面，需要支持海量數(shù)據(jù)的高性能處理。此外，高端芯片上還面臨著持續(xù)增加的IP集成需求，層次化的軟件設(shè)計與多源多版本的全棧式集成等復(fù)雜的設(shè)計挑戰(zhàn)。總結(jié)來看，系統(tǒng)級的設(shè)計更為前置，對于前期的驗證和仿真功能的融合，以及軟件和硬件的整合是一個極大的挑戰(zhàn)。

布局驗證管理，驗證左移加速芯片設(shè)計流程

合見工軟在EDA產(chǎn)業(yè)，從芯片的設(shè)計驗證，一直到系統(tǒng)級的封裝設(shè)計等，再到應(yīng)用級都有一些投資布局，可以支撐整個超算或者大數(shù)據(jù)、軟件等方面的應(yīng)用。而對于合見工軟而言，驗證一個很重要的著力點(diǎn)。據(jù)據(jù)孫曉陽分享，合見工軟從驗證這個角度切入到EDA，涉及到仿真驗證、硬件加速、原型、虛擬原型、形式驗證、時序分析等領(lǐng)域。

整個驗證是一個非常復(fù)雜的過程，合見工軟要做的是一整個驗證管理，從規(guī)劃、出口標(biāo)準(zhǔn)去驅(qū)動整個驗證，目前合見工軟提供了數(shù)字仿真器、驗證管理、原型驗證系統(tǒng)等多種不同類型的工具。

對于一個公司而言，好的驗證就是要又完整又快又好，這樣才能提升效率。具體而言，整個驗證生命周期的可見、可控、達(dá)到既定覆蓋率目標(biāo)的計劃追蹤管理，才能保證驗證的可預(yù)期性。在驗證的質(zhì)量方面，要工具運(yùn)行的速度和容量都要得到保證。可調(diào)式性是保證驗證能夠找到錯誤的重要因素。此外，還要滿足功能、性能、 功耗、安全、軟硬件協(xié)同等多樣化的需求。

傳統(tǒng)的原型驗證的硬件系統(tǒng)，就是在流片前將一部分設(shè)計放在FPGA上，這樣做容量雖然很大，但是原型驗證較差一些。隨著軟件的發(fā)展，原型驗證和硬件仿真開始出現(xiàn)融合，界限越來越不那么清晰了。都統(tǒng)稱為硬件加速或者硬件的原型系統(tǒng)。

據(jù)孫曉陽介紹，在這樣大的系統(tǒng)上面，客戶就有機(jī)會和有可能把一顆芯片全部放到硬件上去做驗證，并且可以跟外界所有的接口對接，去仿真和驗證一個真實的場景。在這樣一個系統(tǒng)里面，客戶可以跑真實的軟件變成有可能。

為了幫助客戶解決在芯片驗證方面的挑戰(zhàn)，合見工軟推出了原型驗證系統(tǒng)，該系統(tǒng)集成自研APS編譯軟件，是業(yè)界最領(lǐng)先的FPGA原型驗證系統(tǒng)之一。在容量方面，該系統(tǒng)目前支持最高100顆VU19P FPGA級聯(lián)，。也就是大約40億門的規(guī)模。而據(jù)悉，目前實際客戶的部署已經(jīng)達(dá)到了160億顆。

在性能方面，該系統(tǒng)有一個非常強(qiáng)的自動化時序驅(qū)動分割算法，能夠讓設(shè)計分割到FPGA上后實現(xiàn)高效的時序驅(qū)動。

在自動化方面，該系統(tǒng)內(nèi)置全自動化的編譯軟件，所以客戶不需要太多的改動設(shè)計去適應(yīng)FPGA。

在調(diào)試方面，該系統(tǒng)給予客戶一個更便捷的調(diào)試手段，支持每個FPGA的16GDDR的波形數(shù)據(jù)存貯以及全系統(tǒng)波形抓取，讓客戶看到所有想獲取的信號信息。

對于某些客戶而言，部分設(shè)計的RTL代碼并沒有準(zhǔn)備好，那么就不能全部都跑在硬件仿真系統(tǒng)上。那么這一部分就可以通過模型替代跑在服務(wù)器上，而另一部分RTL代碼跑在硬件仿真系統(tǒng)上，這樣就實現(xiàn)了一個聯(lián)合的仿真和驗證。“這樣的話，可以實現(xiàn)所謂的驗證左移，不一定等到所有代碼都實現(xiàn)完了再開始驗證工作，我可以更早地開始驗證，開始軟件開發(fā)?！睂O曉陽分享到，“這是非常重要的一個手段，可以讓客戶縮短產(chǎn)品上市時間?！?

除了上述提到的驗證層面的產(chǎn)品和技術(shù)外，在系統(tǒng)封裝層面，合見工軟還提供了印制電路板&封裝設(shè)計EDA產(chǎn)品，支持客戶將開發(fā)，制造，生產(chǎn)，銷售，供應(yīng)鏈管理等融合在一起。在先進(jìn)封裝方面，合見工軟提供了先進(jìn)封裝系統(tǒng)設(shè)計檢查工具，支持客戶融合不同范式的設(shè)計，大炮先進(jìn)封裝的設(shè)計挑戰(zhàn)。

而除了各種EDA工具外，合見工軟還積極布局IP，提供了DDR等IP解決方案。

孫曉陽表示，EDA是一個非常難的行業(yè)，需要頂尖的人才和長時間的投入。也不太可能靠合見一家公司就把所有EDA整個產(chǎn)業(yè)、流程全部做完。但合見工軟有這個愿景和夢想，通過自身努力和并購等，把整個產(chǎn)業(yè)整合起來。