上拉電阻和下拉電阻的區(qū)別

電阻" target="_blank">上拉電阻和下拉電阻是電路設(shè)計(jì)中常用的兩種電阻，它們的主要功能是調(diào)整電路中的電平狀態(tài)，以確保電路的穩(wěn)定性和信號(hào)的正確傳輸。以下是上拉電阻和下拉電阻的區(qū)別：

上拉電阻。上拉電阻是將一個(gè)不確定的信號(hào)通過一個(gè)電阻與電源(通常是正極)相連，固定在高電平。這種電阻通常用于為電路提供電流，特別是當(dāng)電路的輸入端需要一個(gè)穩(wěn)定的高電平時(shí)。

下拉電阻。下拉電阻則是將一個(gè)不確定的信號(hào)通過一個(gè)電阻與地(通常是負(fù)極)相連，固定在低電平。這種電阻通常用于為電路提供電流，特別是當(dāng)電路的輸入端需要一個(gè)穩(wěn)定的低電平時(shí)。

總的來說，上拉電阻使電路的輸入端表現(xiàn)為高電平，而下拉電阻則使電路的輸入端表現(xiàn)為低電平。

上拉就是將不確定的信號(hào)通過一個(gè)電阻鉗位在高電平!電阻同時(shí)起限流作用!下拉同理!

上拉是對器件注入電流，下拉是輸出電流;弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分;對于非集電極(或漏極)開路輸

出型電路(如普通門電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上下拉電阻作用：

1、提高電壓準(zhǔn)位：

a. 當(dāng) TTL 電路驅(qū)動(dòng) COMS 電路時(shí)，如果 TTL 電路輸出的高電平低于 COMS 電路的最低高電平(一般為 3.5V)， 這時(shí)就需要在

TTL 的輸出端接上拉電阻，以提高輸出高電平的值。

b. OC 門電路必須加上拉電阻，以提高輸出的高電平值。

2、加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

3、N/A pin 防靜電、防干擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗， 提供泄荷通路。同時(shí)管腳懸空就比較容易接受外界的電磁干擾。

4、電阻匹配，抑制反射波干擾：長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干

擾。

5、預(yù)設(shè)空間狀態(tài)/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位. 當(dāng)你不用這些引腳的時(shí)候, 這些輸入端

下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時(shí)的狀態(tài)是由上下拉電阻獲得

6. 提高芯片輸入信號(hào)的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時(shí)需要加上拉或下拉，以免收到

隨機(jī)電平而影響電路工作。同樣如果輸出端處于被動(dòng)狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個(gè)三極管的集電極。從而提高

芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

{電源到元件間的叫上拉電阻,作用是平時(shí)使該腳為高電平地到元件間的叫下拉電阻,作用是平時(shí)使該腳為低電平上拉電阻和下拉電

阻的范圍由器件來定(我們一般用10K)

+Vcc

+------+=上拉電阻

|+-----+

|元件|

|+-----+

+------+=下拉電阻

-Gnd

一般來說上拉或下拉電阻的作用是增大電流，加強(qiáng)電路的驅(qū)動(dòng)能力

比如說51的p1口

還有，p0口必須接上拉電阻才可以作為io口使用

上拉和下拉的區(qū)別是一個(gè)為拉電流，一個(gè)為灌電流

一般來說灌電流比拉電流要大

也就是灌電流驅(qū)動(dòng)能力強(qiáng)一些}

三、上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。

2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小，電流大。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類似道理

四、原理：

上拉電阻實(shí)際上是集電極輸出的負(fù)載電阻。不管是在開關(guān)應(yīng)用和模擬放大，此電阻的選則都不是拍腦袋的。工作在線性范圍就不

多說了，在這里是討論的是晶體管是開關(guān)應(yīng)用，所以只談開關(guān)方式。找個(gè)TTL器件的資料單獨(dú)看末級(jí)就可以了，內(nèi)部都有負(fù)載電

阻根據(jù)不同驅(qū)動(dòng)能力和速度要求這個(gè)電阻值不同，低功耗的電阻值大，速度快的電阻值小。但芯片制造商很難滿足應(yīng)用的需要不

可能同種功能芯片做許多種，因此干脆不做這個(gè)負(fù)載電阻，改由使用者自己自由選擇外接，所以就出現(xiàn)OC、OD輸出的芯片。由

于數(shù)字應(yīng)用時(shí)晶體管工作在飽和和截止區(qū)，對負(fù)載電阻要求不高，電阻值小到只要不小到損壞末級(jí)晶體管就可以，大到輸出上升

時(shí)間滿足設(shè)計(jì)要求就可，隨便選一個(gè)都可以正常工作。但是一個(gè)電路設(shè)計(jì)是否優(yōu)秀這些細(xì)節(jié)也是要考慮的。集電極輸出的開關(guān)電

路不管是開還是關(guān)對地始終是通的，晶體管導(dǎo)通時(shí)電流從負(fù)載電阻經(jīng)導(dǎo)通的晶體管到地，截止時(shí)電流從負(fù)載電阻經(jīng)負(fù)載的輸入電

阻到地，如果負(fù)載電阻選擇小點(diǎn)功耗就會(huì)大，這在電池供電和要求功耗小的系統(tǒng)設(shè)計(jì)中是要盡量避免的，如果電阻選擇大又會(huì)帶

來信號(hào)上升沿的延時(shí)，因?yàn)樨?fù)載的輸入電容在上升沿是通過無源的上拉電阻充電，電阻越大上升時(shí)間越長，下降沿是通過有源晶

體管放電，時(shí)間取決于器件本身。因此設(shè)計(jì)者在選擇上拉電阻值時(shí)，要根據(jù)系統(tǒng)實(shí)際情況在功耗和速度上兼顧。

3.從IC(MOS工藝)的角度,分別就輸入/輸出引腳做一解釋:

1. 對芯片輸入管腳, 若在系統(tǒng)板上懸空(未與任何輸出腳或驅(qū)動(dòng)相接)是比較危險(xiǎn)的.因?yàn)榇藭r(shí)很有可能輸入管腳內(nèi)部電容電荷累積

使之達(dá)到中間電平(比如1.5V), 而使得輸入緩沖器的PMOS管和NMOS管同時(shí)導(dǎo)通, 這樣一來就在電源和地之間形成直接通路, 產(chǎn)生

較大的漏電流, 時(shí)間一長就可能損壞芯片. 并且因?yàn)樘幱谥虚g電平會(huì)導(dǎo)致內(nèi)部電路對其邏輯(0或1)判斷混亂. 接上上拉或下拉電阻

后, 內(nèi)部點(diǎn)容相應(yīng)被充(放)電至高(低)電平, 內(nèi)部緩沖器也只有NMOS(PMOS)管導(dǎo)通, 不會(huì)形成電源到地的直流通路. (至于防止靜電

造成損壞, 因芯片管腳設(shè)計(jì)中一般會(huì)加保護(hù)電路, 反而無此必要).

2. 對于輸出管腳:

1)正常的輸出管腳(push-pull型), 一般沒有必要接上拉或下拉電阻.

2)OD或OC(漏極開路或集電極開路)型管腳,

這種類型的管腳需要外接上拉電阻實(shí)現(xiàn)線與功能(此時(shí)多個(gè)輸出可直接相連. 典型應(yīng)用是: 系統(tǒng)板上多個(gè)芯片的INT(中斷信號(hào))輸出

直接相連, 再接上一上拉電阻, 然后輸入MCU的INT引腳, 實(shí)現(xiàn)中斷報(bào)警功能).

其工作原理是:

在正常工作情況下, OD型管腳內(nèi)部的NMOS管關(guān)閉, 對外部而言其處于高阻狀態(tài), 外接上拉電阻使輸出位于高電平(無效中斷狀態(tài));

當(dāng)有中斷需求時(shí), OD型管腳內(nèi)部的NMOS管接通, 因其導(dǎo)通電阻遠(yuǎn)遠(yuǎn)小于上拉電阻, 使輸出位于低電平(有效中斷狀態(tài)). 針對MOS

電路上下拉電阻阻值以幾十至幾百K為宜.

(注: 此回答未涉及TTL工藝的芯片, 也未曾考慮高頻PCB設(shè)計(jì)時(shí)需考慮的阻抗匹配, 電磁干擾等效應(yīng).)

1, 芯片引腳上注明的上拉或下拉電阻, 是指設(shè)計(jì)在芯片引腳內(nèi)部的一個(gè)電阻或等效電阻. 設(shè)計(jì)這個(gè)電阻的目的, 是為了當(dāng)用戶不需

要用這個(gè)引腳的功能時(shí), 不用外加元件, 就可以置這個(gè)引腳到缺省的狀態(tài). 而不會(huì)使 CMOS 輸入端懸空. 使用時(shí)要注意如果這個(gè)缺

省值不是你所要的, 你應(yīng)該把這個(gè)輸入端直接連到你需要的狀態(tài).

2, 這個(gè)引腳如果是上拉的話, 可以用于 "線或" 邏輯. 外接漏極開路或集電極開路輸出的其他芯片. 組成負(fù)邏輯或輸入. 如果是下拉

的話, 可以組成正邏輯 "線或", 但外接只能是 CMOS 的高電平漏極開路的芯片輸出, 這是因?yàn)?CMOS 輸出的高, 低電平分別由

PMOS 和 NMOS 的漏極給出電流, 可以作成 P 漏開路或 N 漏開路. 而 TTL 的高電平由源極跟隨器輸出電流, 不適合 "線或".

一、上拉電阻和下拉電阻是什么?

上拉就是將不確定的信號(hào)通過一個(gè)電阻鉗位在高電平，電阻同時(shí)起限流作用。而下拉電阻是直接接到地上，接二極管的時(shí)候電阻末端是低電平，將不確定的信號(hào)通過一個(gè)電阻鉗位在低電平。上拉是對器件輸入電流，下拉是輸出電流;

強(qiáng)弱只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分;

對于非集電極(或漏極)開路輸出型電路(如普通門電路)提供電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上拉電阻和下拉電阻的用處和區(qū)別

上拉電阻和下拉電阻二者共同的作用是：避免電壓的“懸浮”，造成電路的不穩(wěn)定。

上拉電阻：

1、概念：將一個(gè)不確定的信號(hào)，通過一個(gè)電阻與電源VCC相連，固定在高電平;

2、上拉是對器件注入電流，灌電流;

3、當(dāng)一個(gè)接有上拉電阻的IO端口設(shè)置為輸入狀態(tài)時(shí)，它的常態(tài)為高電平。

下拉電阻：

1、 概念：將一個(gè)不確定的信號(hào)，通過一個(gè)電阻與地GND相連，固定在低電平;

2、下拉是從器件輸出電流，拉電流;

3、當(dāng)一個(gè)接有下拉電阻的IO端口設(shè)置為輸入狀態(tài)時(shí)，它的常態(tài)為低電平。

上拉是對器件注入電流，下拉是輸出電流，弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分，對于非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。