基于FPGA，如何實現(xiàn)VHDL的ASK調(diào)制與解調(diào)？

時間：2024-06-11 14:41:43

關(guān)鍵字： FPGA VHDL ASK

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]以下內(nèi)容中，小編將對基于FPGA VHDL的ASK調(diào)制與解調(diào)的相關(guān)內(nèi)容進行著重介紹和闡述

以下內(nèi)容中，小編將對基于FPGA VHDL的ASK調(diào)制與解調(diào)的相關(guān)內(nèi)容進行著重介紹和闡述，希望本文能幫您增進對VHDL的了解，和小編一起來看看吧。

一、VHDL特點

今日給各位大俠帶來基于FPGA VHDL 的 ASK調(diào)制與解調(diào)，首先，我們來了解一下VHDL的特點。

與其他硬件描述語言相比，VHDL具有以下特點：

1.功能強大、設(shè)計靈活VHDL具有功能強大的語言結(jié)構(gòu)，可以用簡潔明確的源代碼來描述復雜的邏輯控制。它具有多層次的設(shè)計描述功能，層層細化，最后可直接生成電路級描述。VHDL支持同步電路、異步電路和隨機電路的設(shè)計，這是其他硬件描述語言所不能比擬的。VHDL還支持各種設(shè)計方法，既支持自底向上的設(shè)計，又支持自頂向下的設(shè)計；既支持模塊化設(shè)計，又支持層次化設(shè)計。

2.支持廣泛、易于修改由于VHDL已經(jīng)成為IEEE標準所規(guī)范的硬件描述語言，大多數(shù)EDA工具幾乎都支持VHDL，這為VHDL的進一步推廣和廣泛應用奠定了基礎(chǔ)。在硬件電路設(shè)計過程中，主要的設(shè)計文件是用VHDL編寫的源代碼，因為VHDL易讀和結(jié)構(gòu)化，所以易于修改設(shè)計。

3.強大的系統(tǒng)硬件描述能力VHDL具有多層次的設(shè)計描述功能，既可以描述系統(tǒng)級電路，又可以描述門級電路。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級描述。另外，VHDL支持慣性延遲和傳輸延遲，還可以準確地建立硬件電路模型。VHDL支持預定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。

4.獨立于器件的設(shè)計、與工藝無關(guān)設(shè)計人員用VHDL進行設(shè)計時，不需要首先考慮選擇完成設(shè)計的器件，就可以集中精力進行設(shè)計的優(yōu)化。當設(shè)計描述完成后，可以用多種不同的器件結(jié)構(gòu)來實現(xiàn)其功能。

5.很強的移植能力VHDL是一種標準化的硬件描述語言，同一個設(shè)計描述可以被不同的工具所支持，使得設(shè)計描述的移植成為可能。

二、基于FPGA VHDL的ASK調(diào)制與解調(diào)

（一）ASK

在通信原理中把通信信號按調(diào)制方式可分為調(diào)頻、調(diào)相和調(diào)幅三種。數(shù)字傳輸?shù)某Ｓ谜{(diào)制方式主要分為：

正交振幅調(diào)制（QAM）：調(diào)制效率高，要求傳送途徑的信噪比高，適合有線電視電纜傳輸。

鍵控移相調(diào)制（QPSK）：調(diào)制效率高，要求傳送途徑的信噪比低，適合衛(wèi)星廣播。

殘留邊帶調(diào)制（VSB）：抗多徑傳播效應好（即消除重影效果好），適合地面廣播。

編碼正交頻分調(diào)制（COFDM）：抗多徑傳播效應和同頻干擾好，適合地面廣播和同頻網(wǎng)廣播。

ASK即“幅移鍵控”又稱為“振幅鍵控”，也有稱為“開關(guān)鍵控”（通斷鍵控）的，所以又記作OOK信號。ASK是一種相對簡單的調(diào)制方式。幅移鍵控（ASK）相當于模擬信號中的調(diào)幅，只不過與載頻信號相乘的是二進制數(shù)碼而已。幅移就是把頻率、相位作為常量，而把振幅作為變量，信息比特是通過載波的幅度來傳遞的。

載波幅度是隨著調(diào)制信號而變化的。其最簡單的形式是，載波在二進制調(diào)制信號控制下通斷，這種方式還可稱作通-斷鍵控或開關(guān)鍵控(OOK) 。

調(diào)制方法：用相乘器實現(xiàn)調(diào)制器。

調(diào)制類型：2ASK，MASK。

解調(diào)方法：相干法，非相干法。

（二）主要源碼

1. ASK調(diào)制VHDL程序