IGBT硬并聯(lián)存在哪些技術風險？你知道優(yōu)化IGBT硬并聯(lián)的技術方案嗎？
在下述的內(nèi)容中，小編將會對IGBT硬并聯(lián)技術優(yōu)化方案予以報道，如果IGBT是您想要了解的焦點之一，不妨和小編共同閱讀這篇文章哦。
一、IGBT硬并聯(lián)技術風險
IGBT是強電流、高壓應用和快速終端設備用垂直功率MOSFET的自然進化。MOSFET由于實現(xiàn)一個較高的擊穿電壓BVDSS需要一個源漏通道，而這個通道卻具有很高的電阻率，因而造成功率MOSFET具有RDS(on)數(shù)值高的特征，IGBT消除了現(xiàn)有功率MOSFET的這些主要缺點。雖然最新一代功率MOSFET器件大幅度改進了RDS(on)特性，但是在高電平時，功率導通損耗仍然要比IGBT 高出很多。IGBT較低的壓降，轉換成一個低VCE(sat)的能力，以及IGBT的結構，與同一個標準雙極器件相比，可支持更高電流密度，并簡化 IGBT驅(qū)動器的原理圖。
IGBT硬并聯(lián)的特點分析：
優(yōu)點：
IGBT模塊之間并聯(lián)在一起，不需要均流電抗，比較緊湊和經(jīng)濟
缺點：
對直流母排對稱性要求很高； 比較容易產(chǎn)生發(fā)射極環(huán)流； 功率電路與門極回路產(chǎn)生耦合。
IGBT硬并聯(lián)時的技術風險點如下：
（1）發(fā)射極環(huán)流問題；
（2）門極回路與功率回路產(chǎn)生耦合（門極共模環(huán)流問題）；
（3）直流母排雜散電感不對稱產(chǎn)生的問題；
（4）交流排雜散電感數(shù)值過大所產(chǎn)生的問題；
（5）IGBT開通門檻電壓VGEth，開通延遲的差異所產(chǎn)生的問題；
（6）門極回路雜散電感不對稱所產(chǎn)生的問題；
（7）IGBT模塊并聯(lián)數(shù)增多的風險。
二、IGBT并聯(lián)技術優(yōu)化方案
CONCEPT驅(qū)動器直接并聯(lián)技術：
1. SCALE-2芯片組使用磁隔離時，PWM信號傳輸延時為80ns±4ns，這樣的精確延遲可以確保驅(qū)動器直接并聯(lián)技術得以實現(xiàn)； 2. 副方芯片自身的穩(wěn)壓功能使驅(qū)動電壓一致性得到保證； 使用了直接并聯(lián)技術的1SP0635，及1SP0335如下圖：
CONCEPT的實現(xiàn)方法：
1.SCALE-2芯片組可以實現(xiàn)，原方PWM信號至Vge的精確延時；
2.副邊15V開通電壓與-10V關斷電壓完全相同；
IGBT均流的測試方法： 靜態(tài)均流測試時，使用柔性電流探頭，測橋臂輸出電流，測量其電流有效值，考核兩橋臂一致程度。柔性電流探頭在測量I1和I2時，可能會見到下圖的情況。上面的尖刺就是流過L1，L2的換流電流。要想辦法消除。
以上就是小編這次想要和大家分享的內(nèi)容，希望大家對本次分享的內(nèi)容已經(jīng)具有一定的了解。如果您想要看不同類別的文章，可以在網(wǎng)頁頂部選擇相應的頻道哦。
下載文檔
