當(dāng)前位置:首頁 > 工業(yè)控制 > 工業(yè)控制
[導(dǎo)讀]傳統(tǒng)電荷泵鎖相環(huán)的穩(wěn)定性和噪聲建模,后續(xù)再從各種結(jié)構(gòu)的PLL、電路設(shè)計注意事項、片上電感的設(shè)計等方面逐一展開。

盡管基本PLL自其出現(xiàn)之日起幾乎保持原樣,但是使用不同技術(shù)制作及滿足不同應(yīng)用要求的PLL的實現(xiàn)一直給設(shè)計者提出挑戰(zhàn)。

本篇先介紹一下傳統(tǒng)電荷泵鎖相環(huán)的穩(wěn)定性和噪聲建模,后續(xù)再從各種結(jié)構(gòu)的PLL、電路設(shè)計注意事項、片上電感的設(shè)計等方面逐一展開。

1. PLL環(huán)路參數(shù)的計算及建模

**1.1 **環(huán)路參數(shù)的計算

傳統(tǒng)電荷泵鎖相環(huán)的結(jié)構(gòu)框圖如圖1所示,由鑒頻鑒相器(PFD)、電荷泵(CP)、環(huán)路濾波器(LPF)、壓控振蕩器(VCO)、分頻器(1/N)組成。


圖片


Fig1. 傳統(tǒng)電荷泵 PLL結(jié)構(gòu)框圖

PLL設(shè)計指標(biāo):VDD=1.2V,Fref=25MHz,Fvco=1.25GHz,N=50。

第一步,確定VCO增益Kvco和CP充放電電流Icp。

按照20%的設(shè)計余量,將VCO的輸出頻率范圍設(shè)定為1.0GHz到1.5GHz。在1.2V電源電壓下為使CP電流源工作在飽和區(qū),并考慮到為確保VCO增益的線性度而盡可能的壓縮控制電壓范圍,將控制電壓范圍設(shè)為280mV到450mV,得Kvco≈3GHz/V。

實際設(shè)計時可適當(dāng)增大控制電壓范圍(如200~1000mV),也可適當(dāng)增大或減小Kvco,這里只是做一個假設(shè),目的是學(xué)會如何計算PLL環(huán)路參數(shù)。

考慮面積功耗等因素的影響Icp折中取100uA。

第二步,環(huán)路帶寬fc和相位裕度PM。

Fc取1MHz,PM取55deg。

第三步,計算LPF電阻(R2)和電容(C1、C2)的取值。

將圖1所示的PLL結(jié)構(gòu)框圖等效成圖2所示的負(fù)反饋系統(tǒng):


圖片


Fig2. PLL等效負(fù)反饋系統(tǒng)


圖片



圖片


根據(jù)上述等式的推導(dǎo),編寫如下的MATLAB代碼,可得濾波器的參數(shù):

clear all;

close all;

clc;

Fc=1e6;%環(huán)路帶寬

Kvco=2pi3e9;%VCO增益

Icp=100e-6;%電荷泵電流

Kpc=Icp/(2*pi);

N=50;%分頻比

PM=55;%相位裕度

%==========================================================

Wc=2piFc;

fai=(pi/180)*PM;

tao1=(1/cos(fai)-tan(fai))/Wc;%時間常數(shù)1

tao2=1/(WcWctao1);%時間常數(shù)2

radnum=(Wc*tao2)^2+1;

radden=(Wc*tao1)^2+1;

a=sqrt(radnum/radden);

b=(KpcKvco)/(NWc*Wc);

C1=(tao1/tao2)ba;

C2=C1*(tao2/tao1-1);

R2=tao2/C2;

%=====================濾波器的傳遞函數(shù)======================

num1=[tao2,1];

den1=[tao1,1,0];

Fs=tf(num1,den1)/(C1+C2);

%=================整體開環(huán)L0s=Gs*Hs傳遞函數(shù)=================

G=KpcFsKvco;

den2=[1,0];

Gs=G*tf(1,den2);

Hs=1/N;

L0s=Gs*Hs;

%===================開環(huán)傳遞函數(shù)波特圖======================

figure(1)

bode(L0s,{2pi10000,2pi100000000})

PLL幅頻和相頻特性曲線如圖3所示,發(fā)現(xiàn)環(huán)路相位裕度和帶寬與計算結(jié)果一致。


圖片


Fig3. PLL幅頻和相頻特性曲線

**1.2 **濾波器參數(shù)與環(huán)路帶寬的關(guān)系


傳統(tǒng)電荷泵PLL環(huán)路參數(shù)的計算及建模

圖4給出了PLL帶寬與濾波器參數(shù)之間的關(guān)系


圖片


a. 環(huán)路帶寬與C1的關(guān)系


圖片

圖片

b. 環(huán)路帶寬與C2的關(guān)系


圖片


c. 環(huán)路帶寬與R2的關(guān)系

Fig4. 環(huán)路帶寬與濾波器參數(shù)的關(guān)系

結(jié)論:環(huán)路帶寬與R2成正比,與C1和C2成反比

**1.3 **濾波器參數(shù)與相位裕度的關(guān)系


傳統(tǒng)電荷泵PLL環(huán)路參數(shù)的計算及建模

圖5給出了PLL相位裕度與濾波器參數(shù)之間的關(guān)系


圖片


a. 相位裕度與C1的關(guān)系


圖片


b. 相位裕度與C2的關(guān)系


圖片


c. 相位裕度與R2的關(guān)系

Fig5. 相位裕度與濾波器參數(shù)的關(guān)系

1.4 PLL****環(huán)路建模

用veriloga完成PLL建模,如圖6所示。


圖片


Fig6. PLL環(huán)路建模

用圖6所示的環(huán)路模型可以做很多有意思的事情,圖7和圖8分別給出了鎖定時間與環(huán)路帶寬之間的關(guān)系,環(huán)路帶寬/參考頻率與穩(wěn)定性之間的關(guān)系。下圖7和圖8說明:對于特定相位裕度,在一定范圍內(nèi)PLL鎖定時間隨帶寬的增大不斷減小,當(dāng)帶寬大于fref/10后系統(tǒng)的離散性變的越來越嚴(yán)重,帶寬增大到fref/3后系統(tǒng)無法鎖定。因此PLL環(huán)路帶寬的選取存在一個折中,通常環(huán)路帶寬取fref/20、fref/30或更小,具體多少要看應(yīng)用。


圖片


Fig7. 鎖定時間與環(huán)路帶寬之間的關(guān)系


圖片


Fig8. 環(huán)路帶寬/參考頻率與穩(wěn)定性之間的關(guān)系


圖片


Fig9. 相位裕度與穩(wěn)定性之間的關(guān)系

2. PLL噪聲分析

**2.1 **噪聲傳函

圖10給出了PLL相位域模型,并標(biāo)注了各種噪聲源。這些噪聲源既包含了各模塊的本征噪聲,也包含了其他外部噪聲源對本模塊的影響,如電源電壓噪聲、襯底噪聲等??梢缘玫皆揚LL的開環(huán)傳遞函數(shù)為:


圖片



圖片


Fig10. PLL的相位域模型

由此可寫出各模塊到輸出的噪聲傳遞函數(shù)(NTF):


圖片


經(jīng)上述分析可知,為了得到最佳的系統(tǒng)相位噪聲性能,不僅要盡可能降低各個電路模塊引入的噪聲,而且還要合理選擇環(huán)路帶寬,有效地抑制帶內(nèi)和帶外噪聲。

PLL環(huán)路各參數(shù)選取如下:


圖片


為得到參考時鐘(Vref)到輸出端(Vvco)的閉環(huán)噪聲曲線,搭建了圖11所示的PLL行為級模型,其中E0,E1調(diào)用analoglib里的vcvs(壓控電壓源);G0,G1調(diào)用analoglib里的vccs(壓控電流源)。


圖片


Fig11. 參考時鐘到輸出端的Test Bench

參考頻率到輸出端的閉環(huán)噪聲傳遞函數(shù)具有低通特性。對圖11建立的行為級模型進行AC仿真,得到其幅頻特性如下圖12所示,可見其具有低通特性,公式的正確性。


圖片


Fig12. 參考時鐘到輸出端的幅頻特性曲線


圖片



圖片


Fig13. 分頻器到輸出端的Test Bench(上述兩圖均可)

分頻器到輸出端的幅頻特性曲線,如圖14所示:


圖片


Fig14. 分頻器到輸出端的幅頻特性曲線

同樣搭建PFD到輸出端的噪聲仿真圖,如圖15所示:


圖片


Fig15. PFD到輸出端的Test Bench(對其做了簡單等效)

PFD到輸出端的幅頻特性曲線,如圖16所示:


圖片


Fig16. PFD到輸出端的幅頻特性曲線

同樣搭建環(huán)路濾波器到輸出端的噪聲仿真圖,如圖17所示:


圖片



圖片


Fig17. 環(huán)路濾波器到輸出端的Test Bench(上述兩圖均可)

環(huán)路濾波器到輸出端的幅頻特性曲線,如圖18所示:


圖片


Fig18. 環(huán)路濾波器到輸出端的幅頻特性曲線

同樣搭建VCO到輸出端的噪聲仿真圖,如圖19所示:


圖片



圖片


Fig19. VCO到輸出端的Test Bench(上述兩圖均可)

VCO到輸出端的幅頻特性曲線,如圖20所示:


圖片


Fig20. VCO到輸出端的幅頻特性曲線

同一坐標(biāo)系下,PLL各噪聲結(jié)點到輸出端的幅頻特性曲線如下圖21所示:


圖片


Fig21. 同一坐標(biāo)系下各噪聲結(jié)點到輸出端的幅頻特性曲線

**2.2 **噪聲建模

用veriloga完成了PLL噪聲建模,如圖22所示,驗證qpll的噪聲性能。模型采用傳統(tǒng)電荷泵結(jié)構(gòu),各模塊的噪聲通過仿真或測試得到,所有噪聲均轉(zhuǎn)換為電壓噪聲(V ^2^ /Hz)。


圖片

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉