雙環(huán)路時(shí)鐘發(fā)生器：清除抖動(dòng)并提供多個(gè)高頻輸出的關(guān)鍵技術(shù)

在現(xiàn)代電子系統(tǒng)中，時(shí)鐘信號的穩(wěn)定性和精確性對于系統(tǒng)性能至關(guān)重要。隨著數(shù)據(jù)轉(zhuǎn)換器的速度和分辨率不斷提高，對高頻、低相位噪聲的時(shí)鐘源需求日益增長。尤其是在蜂窩基站、軍用雷達(dá)系統(tǒng)和其他需要高速、高性能時(shí)鐘信號的應(yīng)用中，時(shí)鐘發(fā)生器的設(shè)計(jì)顯得尤為重要。雙環(huán)路時(shí)鐘發(fā)生器，作為一種先進(jìn)的時(shí)鐘生成技術(shù)，通過其獨(dú)特的結(jié)構(gòu)和功能，不僅能夠有效清除抖動(dòng)，還能提供多個(gè)高頻、低相位噪聲的輸出，成為這些高端應(yīng)用的理想選擇。

一、雙環(huán)路時(shí)鐘發(fā)生器的基本原理

雙環(huán)路時(shí)鐘發(fā)生器通常由兩個(gè)串聯(lián)的相位鎖定環(huán)(PLL)組成，分別稱為PLL1和PLL2。這種結(jié)構(gòu)的設(shè)計(jì)旨在結(jié)合低頻和高頻PLL的優(yōu)勢，以實(shí)現(xiàn)更高的性能和靈活性。

PLL1(低頻PLL)：主要負(fù)責(zé)清除參考抖動(dòng)。它采用外部低頻壓控晶體振蕩器(VCXO)和嵌入式三階環(huán)路濾波器，以形成環(huán)路帶寬在30 Hz至100 Hz范圍內(nèi)的PLL。這種窄帶寬設(shè)計(jì)使得PLL1能夠有效濾除參考輸入中的高頻噪聲和抖動(dòng)，從而輸出一個(gè)低相位噪聲的時(shí)鐘信號。

PLL2(高頻PLL)：則負(fù)責(zé)生成高頻相位對齊的輸出。它內(nèi)部集成了一個(gè)高速壓控振蕩器(VCO)，中心頻率可達(dá)數(shù)GHz，并配備部分嵌入式三階環(huán)路濾波器，其環(huán)路帶寬通常在幾百kHz左右。PLL2利用PLL1提供的低相位噪聲時(shí)鐘信號作為參考，進(jìn)一步生成高頻、相位對齊的輸出。

二、雙環(huán)路時(shí)鐘發(fā)生器的優(yōu)勢

抖動(dòng)清除：

單個(gè)高頻PLL雖然能解決頻率轉(zhuǎn)換問題，但很難設(shè)計(jì)出環(huán)路帶寬足夠低的PLL來濾除高噪聲參考的影響。雙環(huán)路結(jié)構(gòu)通過PLL1的窄帶寬設(shè)計(jì)，有效衰減了參考輸入的相位噪聲，從而顯著減少了輸出時(shí)鐘的抖動(dòng)。這種設(shè)計(jì)使得整個(gè)系統(tǒng)的時(shí)鐘信號更加穩(wěn)定可靠。

高頻輸出：

在清除抖動(dòng)的基礎(chǔ)上，PLL2利用高速VCO生成高頻、相位對齊的輸出。這種高頻輸出不僅滿足了現(xiàn)代電子系統(tǒng)對時(shí)鐘頻率的需求，還保持了低相位噪聲的特性，確保了系統(tǒng)的高性能運(yùn)行。

多輸出能力：

一些現(xiàn)代雙環(huán)路模擬PLL被集成在單個(gè)芯片上，使得設(shè)計(jì)人員能夠從一個(gè)相位對齊源為多個(gè)需要不同頻率的器件提供時(shí)鐘。這種設(shè)計(jì)不僅節(jié)省了寶貴的PCB面積，還簡化了系統(tǒng)設(shè)計(jì)，提高了系統(tǒng)的整體性能。

低相位噪聲：

雙環(huán)路時(shí)鐘發(fā)生器通過優(yōu)化PLL的環(huán)路帶寬和VCO/VCXO的相位噪聲曲線，實(shí)現(xiàn)了整體輸出的低相位噪聲。這對于需要高精度時(shí)間同步和頻率穩(wěn)定的應(yīng)用尤為重要。

三、應(yīng)用實(shí)例與性能分析

以AD9523、AD9523-1和AD9524等時(shí)鐘發(fā)生器為例，這些器件均采用了雙環(huán)路結(jié)構(gòu)。在AD9523-1中，PLL1使用外部低頻VCXO和部分嵌入式三階環(huán)路濾波器，構(gòu)成了一個(gè)環(huán)路帶寬在30 Hz至100 Hz范圍內(nèi)的PLL。該P(yáng)LL通過高性能VCXO和低環(huán)路帶寬設(shè)計(jì)，有效衰減了參考輸入的相位噪聲。而PLL2則采用以3 GHz為中心的內(nèi)部高速VCO和部分嵌入式三階環(huán)路濾波器，生成高頻、相位對齊的輸出。

在實(shí)際應(yīng)用中，雙環(huán)路時(shí)鐘發(fā)生器的性能表現(xiàn)令人矚目。通過ADIsimCLK仿真工具進(jìn)行驗(yàn)證，結(jié)果顯示，PLL1的輸出相位噪聲遠(yuǎn)低于原始參考輸入相位噪聲，且其環(huán)路帶寬顯著衰減了基準(zhǔn)電壓源的相位噪聲。在高頻段，PLL2的內(nèi)部VCO相位噪聲成為主導(dǎo)因素，但在一定范圍內(nèi)(如5 kHz偏移頻率后)，其影響有限。因此，雙環(huán)路時(shí)鐘發(fā)生器能夠在寬頻帶內(nèi)提供穩(wěn)定、低相位噪聲的時(shí)鐘信號。

四、結(jié)論

雙環(huán)路時(shí)鐘發(fā)生器以其獨(dú)特的結(jié)構(gòu)和卓越的性能，在現(xiàn)代電子系統(tǒng)中發(fā)揮著越來越重要的作用。通過結(jié)合低頻和高頻PLL的優(yōu)勢，雙環(huán)路時(shí)鐘發(fā)生器不僅能夠有效清除抖動(dòng)，還能提供多個(gè)高頻、低相位噪聲的輸出。這種設(shè)計(jì)不僅滿足了現(xiàn)代電子系統(tǒng)對時(shí)鐘信號的高要求，還簡化了系統(tǒng)設(shè)計(jì)，提高了系統(tǒng)的整體性能。隨著技術(shù)的不斷進(jìn)步和應(yīng)用領(lǐng)域的不斷拓展，雙環(huán)路時(shí)鐘發(fā)生器的應(yīng)用前景將更加廣闊。