高速信號(hào)與高速PCB設(shè)計(jì)存在的一些理解誤區(qū)分享

本文主要分析一下在PCB" target="_blank">高速PCB設(shè)計(jì)中，高速信號(hào)與高速PCB設(shè)計(jì)存在一些理解誤區(qū)。

誤區(qū)一：GHz速率以上的信號(hào)才算高速信號(hào)?

提到“高速信號(hào)”，就需要先明確什么是“高速”，MHz速率級(jí)別的信號(hào)算高速、還是GHz速率級(jí)別的信號(hào)算高速?

傳統(tǒng)的SI理論對(duì)于“高速信號(hào)”有經(jīng)典的定義。

SI：Signal Integrity ，即信號(hào)完整性。

SI理論對(duì)于PCB互連線路的信號(hào)傳輸行為理解，信號(hào)邊沿速率幾乎完全決定了信號(hào)中的最大頻率成分，通常當(dāng)信號(hào)邊沿時(shí)間小于4~6倍的互連傳輸延時(shí)的情況下，信號(hào)互連路徑會(huì)被當(dāng)做分布參數(shù)模型處理，需要考慮SI行為。

所謂“高速”，是指“信號(hào)邊沿時(shí)間小于4~6倍的互連傳輸延時(shí)”，可以看出電路板傳輸?shù)男盘?hào)是否為“高速”，不只取決于信號(hào)的邊沿速率，還取決于電路板線路的路徑長度大小，當(dāng)兩者存在一定的比例關(guān)系時(shí)，該信號(hào)應(yīng)該按照“高速信號(hào)”進(jìn)行處理。

誤區(qū)二：有了仿真軟件平臺(tái)就可以做好高速PCB設(shè)計(jì)?

EDA設(shè)計(jì)軟件平臺(tái)集成了高速信號(hào)仿真功能，這對(duì)于高速PCB設(shè)計(jì)的規(guī)則制定與執(zhí)行，信號(hào)質(zhì)量仿真與評(píng)估都有很大的幫助。

但是，在PCB實(shí)際設(shè)計(jì)過程中，有時(shí)會(huì)出現(xiàn)仿真結(jié)果顯示信號(hào)質(zhì)量良好，但是實(shí)際測試時(shí)信號(hào)質(zhì)量很差，不滿足信號(hào)測試標(biāo)準(zhǔn)，

實(shí)際上，仿真與測試是不可分的，拿IBIS模型為例，通常我們稱之為“行為級(jí)模型”，此類仿真模型也是通過芯片不同工作條件下的V、I測試曲線建立的，這就存在一個(gè)問題，仿真時(shí)如果不關(guān)注選取哪種工作條件下的芯片模型，就會(huì)仿真不準(zhǔn)，例如：Slow、Typical、Fast。

從上面的例子可以看出，“仿真模型庫”對(duì)于仿真結(jié)果至關(guān)重要，必須通過實(shí)際產(chǎn)品項(xiàng)目的仿真測試實(shí)際對(duì)比、修正后的仿真模型才能算作“準(zhǔn)確的仿真模型”。

有了好的仿真設(shè)計(jì)平臺(tái)不能解決所有問題，還需要“準(zhǔn)確的仿真模型”，另外也要考慮到實(shí)際產(chǎn)品項(xiàng)目的應(yīng)用場景，仿真的某個(gè)信號(hào)網(wǎng)絡(luò)，會(huì)受到電源噪聲、其他信號(hào)串?dāng)_等因素影響，這同樣會(huì)造成測試結(jié)果與仿真結(jié)果的差異。

誤區(qū)三：仿真軟件中的PCB走線“傳輸線模型”是非常準(zhǔn)確的?

仿真軟件中的PCB走線不管是微帶線還是帶狀線，都可以通過仿真工具建立模型，這個(gè)模型基于層疊和實(shí)際走線的尺寸，通常情況下可以滿足精度要求，但是如果說“非常準(zhǔn)確”，那還有一些差距，這需要從以下幾個(gè)方面分析：

(1)PCB銅皮的粗化/棕化處理加工工藝對(duì)信號(hào)質(zhì)量有影響

PCB加工過程中，為了提高PCB銅皮層與介質(zhì)層的結(jié)合強(qiáng)度，降低PCB分層風(fēng)險(xiǎn)，都會(huì)有粗化/棕化處理工藝，就是通過打磨或者腐蝕的方式使銅皮表面變得粗糙。

在高速信號(hào)在導(dǎo)體中的傳輸，存在“趨膚效應(yīng)”，是指高頻信號(hào)傳輸時(shí)，在導(dǎo)體中流動(dòng)的電流將朝外圍或者導(dǎo)體的“表皮”遷移。

PCB銅皮表面粗糙，一方面影響損耗、另一方面也會(huì)影響信號(hào)傳輸延時(shí)，這一點(diǎn)很好理解，就像汽車在崎嶇不堪的山路行駛時(shí)一定會(huì)比在柏油馬路上行駛更耗時(shí)。

(2)PCB介質(zhì)的介電常數(shù)Dk、正切損耗角Df是隨著頻率變化的

仿真工具中的PCB介質(zhì)的Dk、Df通常為常數(shù)，但是從信號(hào)實(shí)際傳輸?shù)慕嵌?，Dk/Df是隨著頻率變化的。

Dk/Df會(huì)隨著傳輸信號(hào)的速率變化，那么如果仿真工具中把這兩個(gè)參數(shù)作為常量處理，就會(huì)對(duì)傳輸線模型的仿真精度造成影響，信號(hào)傳輸速率越高這種影響就會(huì)越大。

(3)PCB板材的“各向異性”影響

PCB板材通常是“環(huán)氧樹脂+玻璃布”的編織結(jié)構(gòu)，玻璃布的排列方向分為“經(jīng)向”、“緯向”，同時(shí)根據(jù)玻璃纖維的粗細(xì)及間距，分成不同型號(hào)的PCB板材，如：1080、2116等。當(dāng)PCB板材采用不同類型玻璃布時(shí)，玻璃布與樹脂在板材中的成分比例是不同的。

玻璃布與樹脂材料的Dk/Df值相差比較大，當(dāng)PCB正常走線與玻璃布的相對(duì)位置出現(xiàn)差異時(shí)，就會(huì)導(dǎo)致參考介質(zhì)的Dk/Df值不同、信號(hào)的阻抗及損耗情況也會(huì)不同，如下圖所示，這也是為什么有些項(xiàng)目要求整板PCB走線方向要采用10°的原因。

誤區(qū)四：一種仿真軟件平臺(tái)可以搞定所有信號(hào)仿真問題

目前還沒有一個(gè)統(tǒng)一的仿真軟件平臺(tái)可以適用于所有信號(hào)仿真場景。行為級(jí)信號(hào)質(zhì)量仿真用Cadence SPB SigXplorer，晶體管級(jí)仿真用Synopsys HSPIe，三維電磁場建模用Ansoft HFSS，時(shí)域頻域混合仿真用Ansoft ADS。目前還沒有哪一款軟件可以一統(tǒng)江湖.

高速PCB設(shè)計(jì)中的屏蔽方法高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率隨著時(shí)代的更迭也在不斷加快，但這也給其帶來了一個(gè)新的挑戰(zhàn)——抗干擾能力越來越弱。這一切都源自于傳輸信息的頻率越高，信號(hào)越敏感，能量也越來越弱，因而布線系統(tǒng)越來越容易受到干擾。在一些常見的電子設(shè)備中，例如計(jì)算機(jī)屏幕、手機(jī)、電機(jī)、無線電廣播設(shè)備等，電纜和設(shè)備會(huì)干擾其他元器件或受到其他干擾源的嚴(yán)重干擾。接下來深圳PCBA工廠為大家介紹下高頻PCB設(shè)計(jì)中的屏蔽方法。

高頻PCB設(shè)計(jì)中的屏蔽方法

特別是在使用高速數(shù)據(jù)網(wǎng)絡(luò)時(shí)，截獲大量信息所需的時(shí)間明顯低于截獲低速數(shù)據(jù)傳輸所需的時(shí)間。數(shù)據(jù)雙絞線中的雙絞線在低頻時(shí)可以通過自身的絞合來抵抗外部干擾和對(duì)間串?dāng)_，但在高頻時(shí)(特別是在頻率超過250MHz時(shí))，僅絞合并不能達(dá)到抗干擾的目的，只有屏蔽才能抵抗外部干擾。

電纜屏蔽層的作用類似于法拉第屏蔽層。干擾信號(hào)進(jìn)入屏蔽層，但不進(jìn)入導(dǎo)體。因此，數(shù)據(jù)傳輸可以無故障運(yùn)行。由于屏蔽電纜比非屏蔽電纜具有更低的輻射發(fā)射，網(wǎng)絡(luò)傳輸被阻止。屏蔽網(wǎng)絡(luò)(屏蔽電纜和組件)可顯著降低進(jìn)入周圍環(huán)境時(shí)可能被攔截的電磁能量的輻射水平。

不同干擾場的屏蔽選擇主要包括電磁干擾和射頻干擾。電磁干擾(EMI)主要是低頻干擾。電機(jī)、熒光燈和電源線是常見的電磁干擾源。射頻干擾(RFI)是指射頻干擾，主要是高頻干擾。無線電、電視廣播、雷達(dá)等無線通信是常見的射頻干擾源。對(duì)于抗電磁干擾，編織屏蔽是最有效的，因?yàn)樗哂休^低的臨界電阻;對(duì)于射頻干擾，箔片屏蔽是最有效的。由于編織屏蔽依賴于波長的變化，其產(chǎn)生的間隙使高頻信號(hào)自由進(jìn)出導(dǎo)體;對(duì)于高低頻混合干擾場，應(yīng)采用具有寬帶覆蓋功能的箔層和編織網(wǎng)的組合屏蔽方式。一般來說，網(wǎng)格屏蔽覆蓋率越高，屏蔽效果越好。