鍵合線廣泛應用于電子設(shè)備、半導體產(chǎn)業(yè)和微電子領(lǐng)域。它能夠?qū)⒓呻娐罚↖C）中的裸片與其他電子元器件（如晶體管和電阻器）進行連接。鍵合線可在芯片的鍵合焊盤與封裝基板或另一塊芯片的相應焊盤之間建立電氣連接。
半導體和電子設(shè)備制造市場正在持續(xù)擴展其版圖。據(jù)《財富商業(yè)洞察》最近發(fā)布的一份報告中預測，到 2032 年，半導體市場預計將突破 20625.9 億美元大關(guān)。隨著市場需求的不斷攀升，鍵合線測試的重要性亦隨之日益凸顯。這些連接對于將半導體裸片與封裝引線或基板相連而言起著至關(guān)重要的作用。一旦這些鍵合工藝中出現(xiàn)任何缺陷，都可能引發(fā)諸如開路或短路等問題，進而對設(shè)備的整體性能造成嚴重影響。因此，進行鍵合線測試，不僅是為了確保產(chǎn)品的可靠性和降低生產(chǎn)成本，更是為了確保產(chǎn)品能夠符合行業(yè)標準。
以下是影響鍵合線效果的一些常見缺陷：
導線下垂：當導線受到張力時發(fā)生拉伸或下垂，就會導致接觸不良，進而影響電氣性能。
導線偏移：這是指在鍵合過程中導線發(fā)生橫向移動，從而導致錯位，進而造成連接不可靠。
形成引線環(huán)：若導線出現(xiàn)意外多余的部分，就可能會形成環(huán)狀，這不僅會損害鍵合的質(zhì)量，還會對設(shè)備的功能造成不利影響。
導線短路：這是一種極為嚴重的缺陷，具體表現(xiàn)為兩根導線之間發(fā)生了意外的電氣接觸，進而可能引發(fā)電路故障，甚至導致整個設(shè)備的完全失效。
導線開路：這是指本應與焊盤形成電氣連接的導線發(fā)生了斷開，從而使得電路無法形成閉合回路，進而對設(shè)備的正常功能造成影響。
測試方法概述
測試鍵合線缺陷時，最廣泛采用的方法包括使用自動 X 射線檢測技術(shù) (AXI) 進行光學/X 射線檢測，以及借助自動測試設(shè)備 (ATE) 進行電氣測試。
AXI 技術(shù)通過使用 X 射線的穿透能力，能夠捕捉到鍵合線的精細圖像，從而有效檢測出如異物、空隙和密封不良等隱蔽缺陷。該方法屬于非破壞性檢測，非常適合檢測復雜的組件。不過，其檢測過程相對緩慢、成本也較高，而且存在輻射安全隱患。
另一方面，ATE通過對鍵合線的電氣特性進行測試，能夠準確識別出諸如開路、短路以及性能衰退等問題。該方法具有速度快、一致性強以及可編程等優(yōu)點，是在大批量生產(chǎn)環(huán)境中應用的理想選擇，但其可能無法有效檢測出結(jié)構(gòu)和機械方面的缺陷。
除了電氣測試和光學檢測手段外，還有其他多種技術(shù)可用于評估鍵合線的質(zhì)量。例如，引線和鍵合的拉力測試可以測量鍵合線或帶狀鍵合的抗拉強度，球剪切測試可用于分析球鍵合的強度，熱循環(huán)測試通過使鍵合線經(jīng)歷不同的溫度條件來評估其耐久性；而應力測試旨在評估鍵合線在長時間內(nèi)承受熱應力和機械應力的能力。
電容測試作為一種新興的檢測手段，巧妙地利用了金屬表面（例如鍵合線與金屬板，后者亦稱IC上方的傳感板）的耦合特性。在此配置下，IC的每一個引腳和鍵合線都被有效地轉(zhuǎn)換為電容器的導電板。這一方法使得用戶可以檢測到以往采用傳統(tǒng) ATE 和 X 射線方法難以發(fā)現(xiàn)的缺陷，比如鍵合線和內(nèi)引線之間的 “近短路”現(xiàn)象，以及導線的垂直下垂問題。此外，電容測試還能識別出錯誤的芯片和模塑化合物等潛在問題。
電容測試原理
采用電容耦合法檢測鍵合線缺陷的原理相對簡單。具體而言，這一方法是通過共享電場，而非直接的電氣連接，來在兩個導體之間傳遞電能。如此，即便組件之間沒有通過導線實現(xiàn)物理連接，也能進行信息通信或信號傳輸。
這一概念可應用于鍵合線的測試中，具體方法是測量兩個導電物體表面之間的電容：一是鍵合線區(qū)域上方的電容結(jié)構(gòu)，二是與鍵合線相關(guān)聯(lián)的導電路徑。通過對這兩個導電物體表面所產(chǎn)生的電容響應進行分析，就可以評估封裝集成電路內(nèi)部鍵合線的狀況及其位置情況。
如圖 1 所示，非矢量測試增強探頭 (VTEP) 就是實現(xiàn)此類測試的一個實例。該探頭采用先進的電容和電感傳感技術(shù)，旨在檢測和測量印刷電路板（PCB）上各個元器件以及板內(nèi)互連的電氣特性。與傳統(tǒng)測試方法相比，此項技術(shù)無需依賴詳細的輸入輸出矢量即可進行操作，并具有出色的信噪比。
圖 1：是德科技非矢量測試增強探頭 (VTEP)
如下圖 2 所示，該解決方案采用了先進的電容和電感傳感技術(shù)，旨在檢測和測量鍵合線的電容值。具體操作流程為：通過保護引腳，將刺激信號注入到引線框架中，隨后該信號將會傳輸?shù)芥I合線位置。當放大器觸及傳感器板（在本例中為電容結(jié)構(gòu)）時，電路即刻閉合，并開始捕捉耦合響應。
圖 2：使用 VTEP 的四方扁平封裝 (QFP) 鍵合線測試裝置的橫截面圖
通過采用這種方法，電氣結(jié)構(gòu)測試儀 (EST) 能夠結(jié)合先進的電容和電感傳感技術(shù)，以及零件平均測試 (PAT) 統(tǒng)計算法，從一系列已知完好的單元中學習并建立基線鍵合線測試。這樣，用戶就能準確的識別出任何偏離正常值的鍵合線變化，例如下圖 3 中測試儀所捕捉到的“近似短路”缺陷。
圖 3：使用 s8050 EST 檢測到的 "近似短路"缺陷，并在 X 射線下進行驗證
基于電容測試的優(yōu)勢和局限性
電容測試方法在處理周邊引線排列的封裝時尤為高效，原因在于這些引線均位于集成電路的同一側(cè)或周圍，彼此緊密相鄰。典型的例子包括雙列直插式封裝（DIP）和四方扁平封裝（QFP）。在這兩類封裝中，所有引線要么彼此相鄰，要么環(huán)繞集成電路封裝的周邊。得益于此種設(shè)計，鍵合線得以通過單層結(jié)構(gòu)圍繞芯片布局，而不是相互堆疊。這種配置使得測量電容耦合信號以確定鍵合線的物理位置變得相對容易和精確。
然而，隨著技術(shù)的不斷進步以及集成電路復雜性的日益提升，一系列更先進的封裝類型應運而生，其中包括球柵陣列 (BGA)，此類封裝涉及多層鍵合線的堆疊。如下圖 4 所示，由于鍵合線排列的復雜性顯著增加，所以這種先進的方法為測量電容耦合信號帶來了更多的挑戰(zhàn)。
圖 4：球柵陣列 (BGA) 封裝俯視圖
電容耦合方法可能并不適用于這些先進的集成電路封裝類型。以BGA為例，其鍵合線焊盤是按照同心環(huán)的方式，即圍繞芯片也圍繞印刷電路板進行布局，由此產(chǎn)生了多層線路的堆疊。如圖 5 所示，這種配置會影響電容耦合信號的強度和信噪比，進而使得測量電容耦合信號更具挑戰(zhàn)性。
圖 5：多條導線相互堆疊的 BGA 封裝橫截面圖
因此，在選擇電容耦合測試方法之前，對鍵合線排列方式的考量顯得尤為重要。對于具有復雜鍵合線排列的先進封裝類型，可能需要采用其他測試方法，進而確保測量的準確性以及缺陷檢測的可靠性。
革新鍵合線缺陷檢測技術(shù)，助推微電子行業(yè)前行
鍵合線技術(shù)在微電子領(lǐng)域中占據(jù)著舉足輕重的地位，而隨著市場增長預測的急劇上升，對于高效測試方法的需求也愈發(fā)迫切。盡管傳統(tǒng)的 AXI 和 ATE 系統(tǒng)能提供有價值的分析見解，但它們也有很大的局限性。在集成電路中，會出現(xiàn)不同類型的鍵合線變形缺陷，而針對這些缺陷，也有各種對應的系統(tǒng)去進行處理。
ATE 系統(tǒng)可輕松檢測諸如開路、短路和缺線等電氣缺陷。這使得它們成為在高產(chǎn)量生產(chǎn)環(huán)境中的理想選擇。然而，這些系統(tǒng)的局限性在于，它們只能檢測電氣缺陷，而對于其他類型的問題，比如多余或雜散的導線、近似短路的下垂導線或擺動線等，卻無能為力。因此，有可能出現(xiàn)這樣的情況：在 ATE 測試中，集成電路看似完全正常工作，但實際上卻并非如此。
相比之下，AXI 可以檢測出所有鍵合線缺陷。然而，這種方法需要人工目視檢查，不僅費時耗力，而且容易受到人為因素的影響而導致誤差。特別是在高產(chǎn)量生產(chǎn)環(huán)境下，想要對每一批集成電路封裝進行細致的篩查顯得尤為不切實際，因為這會大幅拖慢生產(chǎn)節(jié)奏，造成瓶頸。因此，在實際操作中往往只能隨機選取少量樣品進行篩選，這無疑限制了 AXI 在全面缺陷檢測方面的效能。
基于電容的測試技術(shù)成功應對了這兩項挑戰(zhàn)。這一先進技術(shù)能夠檢測到那些傳統(tǒng) ATE 和 X 射線系統(tǒng)難以察覺的缺陷，例如鍵合線和內(nèi)部引線之間的 “近似短路 ”以及垂直方向上的導線下垂問題。此外，它還能識別出芯片錯誤和模塑化合物問題等其他方面的異常，進而顯著提升了其診斷能力。
與 PAT 統(tǒng)計分析相結(jié)合時，這種檢測方式可以高效且輕松地檢測出電氣和非電氣缺陷，并能適應快速的生產(chǎn)節(jié)奏。
作者：是德科技產(chǎn)品經(jīng)理 Shawn Lee
下載文檔
