如何通過(guò)最小化熱回路來(lái)優(yōu)化開(kāi)關(guān)電源布局

在現(xiàn)代電子設(shè)備中，開(kāi)關(guān)電源因其高效能和靈活性而廣泛應(yīng)用于各種供電系統(tǒng)中。然而，開(kāi)關(guān)電源的性能和可靠性很大程度上取決于其布局設(shè)計(jì)，特別是熱回路的優(yōu)化。熱回路，即高頻交流電流回路，是影響開(kāi)關(guān)電源效率、開(kāi)關(guān)性能和電磁干擾(EMI)的關(guān)鍵因素。

一、熱回路的概念及其重要性

熱回路，主要由高頻電容和相鄰的功率FET(場(chǎng)效應(yīng)晶體管)組成，是開(kāi)關(guān)電源PCB(印刷電路板)布局中最關(guān)鍵的部分。開(kāi)關(guān)電源中的MOSFET M1和M2的開(kāi)關(guān)動(dòng)作會(huì)產(chǎn)生高頻的di/dt(電流變化率)和dv/dt(電壓變化率)噪聲。這些噪聲成分需要被有效地旁路，以避免對(duì)電源性能產(chǎn)生負(fù)面影響。高頻電容(如CIN)提供了一個(gè)低阻抗路徑來(lái)旁路這些高頻噪聲成分。然而，由于器件封裝內(nèi)和PCB走線上存在寄生阻抗(如等效串聯(lián)電阻ESR、等效串聯(lián)電感ESL)，這些高頻噪聲會(huì)通過(guò)寄生電感引起高頻振鈴，導(dǎo)致EMI，并在等效串聯(lián)電阻上耗散能量，造成額外的功率損耗。

二、最小化熱回路的設(shè)計(jì)原則

為了優(yōu)化開(kāi)關(guān)電源的布局，減少高頻振鈴，提高效率，必須盡量減小熱回路的寄生參數(shù)，包括ESR和ESL。以下是一些關(guān)鍵的設(shè)計(jì)原則：

解耦電容位置優(yōu)化：解耦電容的位置對(duì)熱回路的長(zhǎng)度和寄生參數(shù)有顯著影響。應(yīng)盡量將解耦電容放置在靠近功率FET的位置，以減少高頻電流回路的長(zhǎng)度，從而降低ESL。同時(shí)，確保電容的正負(fù)極通徑盡可能靠近，以最小化PCB的有效串聯(lián)電感ESL。

功率FET布置與封裝尺寸：功率FET的布置和封裝尺寸也影響熱回路的寄生參數(shù)。較小尺寸的MOSFET可以減少回路長(zhǎng)度，降低寄生阻抗。此外，對(duì)稱的90°形狀和180°形狀MOSFET布置可以進(jìn)一步減小ESL。如果可能，使用兩個(gè)并聯(lián)的小尺寸MOSFET代替一個(gè)大尺寸的MOSFET，可以進(jìn)一步縮短回路長(zhǎng)度，降低阻抗。

過(guò)孔布置：在多層PCB設(shè)計(jì)中，過(guò)孔的使用對(duì)于連接不同層的功率元件至關(guān)重要。靠近CIN和MOSFET焊盤(pán)的過(guò)孔可以顯著減小高頻回路阻抗。同時(shí)，添加更多過(guò)孔有助于降低PCB寄生阻抗，但需要注意，ESR和ESL的降低程度與過(guò)孔數(shù)量并不是線性比例關(guān)系。

接地層與直流電壓層：在多層PCB板上，在大電流功率元件層和敏感的小信號(hào)跡線層之間放置直流接地或直流輸入輸出電壓層是非常理想的。這些層提供交流接地，以屏蔽小信號(hào)跡線與噪聲電源跡線和功率組件，減少相互干擾。

三、優(yōu)化布局設(shè)計(jì)的實(shí)踐

為了驗(yàn)證上述設(shè)計(jì)原則的有效性，可以進(jìn)行一系列的實(shí)驗(yàn)和仿真。以下是一些實(shí)踐建議：

使用仿真工具：利用Ansys Q3D、FastHenry/FastCap等仿真工具來(lái)提取PCB寄生參數(shù)，包括ESR和ESL。這些工具可以幫助預(yù)測(cè)不同布局設(shè)計(jì)對(duì)性能的影響，并優(yōu)化布局以達(dá)到最佳效果。

實(shí)驗(yàn)驗(yàn)證：通過(guò)搭建實(shí)際電路，測(cè)試不同布局設(shè)計(jì)下的電源效率、電壓振鈴和EMI性能。比較實(shí)驗(yàn)結(jié)果，驗(yàn)證仿真預(yù)測(cè)的準(zhǔn)確性，并根據(jù)需要進(jìn)行調(diào)整。

多層PCB設(shè)計(jì)：在多層PCB設(shè)計(jì)中，合理規(guī)劃各層的布局和走線，確保功率元件和敏感信號(hào)元件之間的有效隔離。同時(shí)，利用厚銅層來(lái)降低傳導(dǎo)損失和熱阻抗。

合作與溝通：電源設(shè)計(jì)師應(yīng)與PCB布局設(shè)計(jì)師密切合作，確保在設(shè)計(jì)早期階段就考慮到電源性能和布局要求。通過(guò)有效的溝通和協(xié)作，共同優(yōu)化布局設(shè)計(jì)，提高開(kāi)關(guān)電源的整體性能。

四、結(jié)論

通過(guò)最小化熱回路來(lái)優(yōu)化開(kāi)關(guān)電源布局是提高電源性能和可靠性的重要手段。通過(guò)優(yōu)化解耦電容位置、功率FET布置與封裝尺寸、過(guò)孔布置以及接地層與直流電壓層的配置，可以顯著降低熱回路的寄生參數(shù)，減少高頻振鈴和EMI，提高電源效率。在實(shí)際設(shè)計(jì)中，應(yīng)結(jié)合仿真工具和實(shí)驗(yàn)驗(yàn)證來(lái)優(yōu)化布局設(shè)計(jì)，確保電源性能達(dá)到最佳狀態(tài)。

隨著技術(shù)的不斷進(jìn)步和應(yīng)用的日益廣泛，開(kāi)關(guān)電源的布局設(shè)計(jì)將不斷得到優(yōu)化和完善。通過(guò)不斷探索和實(shí)踐新的設(shè)計(jì)方法和理念，我們可以為現(xiàn)代電子設(shè)備提供更加高效、可靠和穩(wěn)定的電源解決方案。