利用AD7616靈活的可編程序列器和突發(fā)模式實(shí)現(xiàn)準(zhǔn)同步采樣

AD7616是一款16位、具有雙采樣保持通道同步采樣能力，成本和性能經(jīng)過(guò)優(yōu)化的2 × 8通道模數(shù)轉(zhuǎn)換器(ADC)，。雙采保的ADC架構(gòu)使得AD7616可以對(duì)16通道中的兩個(gè)模擬通道進(jìn)行同時(shí)采樣。

這一功能對(duì)于電力應(yīng)用來(lái)講，可以用來(lái)對(duì)一對(duì)電壓和電流通道進(jìn)行同時(shí)采樣，以便降低這一對(duì)輸入之間的相位誤差。

然而，在三相電力測(cè)量系統(tǒng)中，如果只有兩個(gè)采保通道還不足以對(duì)六個(gè)模擬通道同時(shí)進(jìn)行采樣。在做三相功率計(jì)算的時(shí)候，三相電壓電流的信號(hào)采樣值由于非同時(shí)采樣的原因會(huì)造成一定的相位角度誤差而引起三相功率誤差變大，而且這樣的誤差很難通過(guò)軟件精確補(bǔ)償，尤其是在諧波功率也需要被計(jì)算的時(shí)候。

利用AD7616輸入通道實(shí)現(xiàn)準(zhǔn)同步采樣的方法，可以大大減少16個(gè)通道間由于非同步采樣而引起相位誤差，同時(shí)這個(gè)方法本身對(duì)絕大多數(shù)電力應(yīng)用來(lái)并也不會(huì)減少幅值測(cè)量的精度。其將16個(gè)通道之間的相位失配降至最小。這種方法在最小化通道間相位失配的同時(shí)，不會(huì)降低幅度精度性能。

偽同步采樣

當(dāng)一個(gè)復(fù)用輸入非同步采樣ADC循環(huán)選擇并逐一轉(zhuǎn)換其輸入通道時(shí)，通道之間會(huì)引入轉(zhuǎn)換時(shí)間延遲。延遲時(shí)間取決于ADC的采樣速率。從系統(tǒng)角度看，這種時(shí)間延遲會(huì)在各模擬通道之間產(chǎn)生一個(gè)系統(tǒng)級(jí)相位誤差或相位失配。

圖1.非同步采樣引起的相位失配

假設(shè)將同一個(gè)50 Hz正弦波信號(hào)施加于一個(gè)8通道復(fù)用ADC的輸入(所有通道共用一個(gè)輸入源)，ADC以1 MSPS速率輪詢采樣各通道。當(dāng)軟件收到最終樣本時(shí)，使用離散傅里葉變換(DFT)算法計(jì)算通道之間的相位角。理論上，第一通道和第二通道之間的相位角度差為：

準(zhǔn)同步采樣方法利用平均法來(lái)使相位誤差最小化。

下面舉一個(gè)簡(jiǎn)單的例子來(lái)講，先把一個(gè)多通道非同時(shí)采樣ADC采樣順序編程為一個(gè)如下所示的順序：VIN1 → VIN2 → VIN3 → … → VIN6 → VIN7 → VIN6 → … → … → VIN3 → VIN2 → VIN1。

圖2.模擬通道VINx采樣模式

這樣，在一個(gè)轉(zhuǎn)換序列中模擬通道VIN1至模擬通道VIN7有兩個(gè)轉(zhuǎn)換結(jié)果，而模擬通道VIN8只有一個(gè)轉(zhuǎn)換結(jié)果。使用軟件對(duì)VIN1至VIN7通道的前后兩次轉(zhuǎn)換值取平均，并將平均均值結(jié)果作為最終ADC采樣結(jié)果進(jìn)行電力應(yīng)用相關(guān)的后續(xù)計(jì)算。當(dāng)整個(gè)采樣序列中的ADC的采樣間隔時(shí)間被嚴(yán)密控制成為等間距的時(shí)候(各樣本之間相差1 µs)。，VIN0至VIN7的平均值的結(jié)果在時(shí)間軸上其實(shí)與VIN8大致是對(duì)齊的，相當(dāng)于對(duì)1到8各個(gè)通道來(lái)了一次準(zhǔn)同步的采樣。

圖3.時(shí)間平均樣本與VIN8對(duì)齊

請(qǐng)注意，這正是將該方法稱為準(zhǔn)同步采樣的原因。

使用準(zhǔn)同步采樣的邊界條件

為了解使用準(zhǔn)同步采樣方法的邊界條件，應(yīng)分析最差情況下的誤差，并確定在系統(tǒng)設(shè)計(jì)中必須做些什么來(lái)將誤差控制在合理水平。

圖4.確定采樣誤差

使用偽同步采樣方法時(shí)，參見(jiàn)圖4并利用如下公式計(jì)算誤差。

兩個(gè)樣本點(diǎn)的平均值為：

兩個(gè)樣本中點(diǎn)的正弦波原始值為：

因此，誤差Δ為：

當(dāng)α = (π/2 − β)時(shí)，誤差最大;最大誤差僅取決于β。

ΔMAX

因此，

其中：

N為一個(gè)采樣序列中的總通道數(shù)。

fSIG為信號(hào)頻率。

fS為采樣頻率。

例如，假設(shè)最大采樣頻率為1 MHz，ADC共有8個(gè)通道，輸入頻率為50 Hz，則一個(gè)50 Hz信號(hào)的理論最大幅度誤差為：

注意，此誤差可忽略不計(jì)。

當(dāng)輸入頻率為250 Hz(五次諧波)時(shí)，一個(gè)50 Hz信號(hào)的理論最大幅度誤差為：

當(dāng)輸入頻率為2.55 kHz(51次st諧波)時(shí)，一個(gè)50 Hz信號(hào)的理論最大幅度誤差為：

關(guān)于此理論分析，請(qǐng)注意以下幾點(diǎn)的結(jié)論：

•較高采樣速率有利于實(shí)現(xiàn)較高的系統(tǒng)級(jí)幅度精度。

•一次突發(fā)采樣中的樣本間時(shí)間間隔建議保持恒定。

•無(wú)法精確測(cè)量較高頻率的輸入信號(hào)。然而，在典型輸配電應(yīng)用中，較高次諧波的測(cè)量精度一般不重要。對(duì)大部分應(yīng)用而言，一般滿足系統(tǒng)規(guī)格即足夠。

利用AD7616實(shí)現(xiàn)偽同步采樣

靈活序列器

在軟件模式下使用時(shí)，AD7616有一個(gè)靈活且可編程的采樣序列器。在系統(tǒng)上電初始化期間，用戶可以寫(xiě)入序列器堆棧寄存器來(lái)對(duì)AD7616序列器編程，為其設(shè)置預(yù)定采樣順序。序列器堆棧由32個(gè)寄存器組成，可以用它來(lái)實(shí)現(xiàn)1到32個(gè)采樣順序的自由編程

各序列器堆棧寄存器的8個(gè)LSB(通道D0至通道D7)定義A組(通道A0至通道A7)中的哪個(gè)通道和B組(通道B0至通道B7)中的哪個(gè)通道被選入下一次轉(zhuǎn)換。寄存器中的位D8定義序列器在完成下一次轉(zhuǎn)換之后是否停止以返回堆棧的第一層。當(dāng)序列器激活時(shí)，它會(huì)從第一個(gè)堆棧寄存器中讀取第一次的采樣通道配置來(lái)進(jìn)行采樣，假如D8=1，那么這個(gè)采樣序列在完成這次轉(zhuǎn)換以后就結(jié)束，否則就會(huì)讀取下一個(gè)堆棧寄存器的值來(lái)進(jìn)行通道的配置和采樣，然后根據(jù)D8的值來(lái)決定是否整個(gè)采樣序列到此為止。D8=0，那么繼續(xù)讀取再下一個(gè)，D8=1，那么采樣序列結(jié)束，回到第一個(gè)堆棧寄存器，等待下一次突發(fā)采樣啟動(dòng)信號(hào)的到來(lái)。

圖5.對(duì)AD7616序列器編程以激活突發(fā)采樣

突發(fā)模式

對(duì)于大部分傳統(tǒng)復(fù)用輸入和逐次逼近型寄存器(SAR) ADC，一個(gè)轉(zhuǎn)換信號(hào)只能引起一個(gè)ADC轉(zhuǎn)換。換言之，一個(gè)CONV脈沖只能對(duì)一個(gè)ADC通道進(jìn)行采樣。

為了滿足使用準(zhǔn)同步采樣所需的邊界條件，用戶必須通過(guò)發(fā)送一系列高速脈沖向ADC連續(xù)提供CONVST信號(hào)，而且這些脈沖之間的間隔時(shí)間相同。

圖6.利用傳統(tǒng)復(fù)用輸入ADC實(shí)現(xiàn)的突發(fā)采樣

此外，傳統(tǒng)的ADC還必須在非常短的時(shí)間(下一個(gè)CONVST脈沖到來(lái)之前)內(nèi)讀出ADC轉(zhuǎn)換數(shù)據(jù)。有時(shí)候，當(dāng)客戶希望利用通用微控制器(MCU)與ADC接口時(shí)，這種要求可能引起問(wèn)題。

AD7616的突發(fā)模式非常好地解決了這個(gè)問(wèn)題。當(dāng)突發(fā)模式激活時(shí)，ADC只需要一個(gè)來(lái)自控制器的CONVST觸發(fā)信號(hào)。AD7616的內(nèi)部邏輯可以產(chǎn)生一系列高速內(nèi)部CONVST脈沖以觸發(fā)ADC內(nèi)核，把預(yù)先通過(guò)可編程序列器編輯好的采樣序列掃面一般并且將整個(gè)掃描序列的ADC突發(fā)轉(zhuǎn)換結(jié)果按照先后順序存儲(chǔ)在數(shù)據(jù)緩沖器中。然后，控制器可以較慢速度讀出整個(gè)數(shù)據(jù)幀而不用擔(dān)心數(shù)據(jù)丟失的問(wèn)題。

圖7.利用AD7616突發(fā)模式實(shí)現(xiàn)的突發(fā)采樣

通過(guò)使用突發(fā)模式用戶可以在一次突發(fā)的多通道掃描中實(shí)現(xiàn)ADC內(nèi)核的最高采樣速率，而對(duì)MCU MIPS和數(shù)據(jù)接口速度無(wú)任何限制。結(jié)合用戶自定義的靈活序列器，在AD7616上可以輕松實(shí)現(xiàn)準(zhǔn)同步采樣。

實(shí)際測(cè)試

測(cè)試設(shè)置

圖8所示為實(shí)際測(cè)試設(shè)置。一個(gè)精密信號(hào)(音頻精密)發(fā)生器向AD7616送入低噪聲、低THD正弦波信號(hào)。

ADSP-CM408F處理器控制采用準(zhǔn)同步采樣配置的AD7616。ADC原始數(shù)據(jù)通過(guò)通用異步接收器/發(fā)送器(UART)發(fā)送給PC以供進(jìn)一步分析。然后，使用VisualAnalog®軟件可以分析ADC數(shù)據(jù)以獲得交流性能(SNR和THD)，使用Microsoft Excel®可以運(yùn)行DFT算法以獲得相位和幅度信息。

圖8.實(shí)際測(cè)試設(shè)置

為使的實(shí)驗(yàn)結(jié)果的對(duì)比更為容易，我們把可編程序列器編程為對(duì)同一個(gè)模擬輸入通道VIN1進(jìn)行采樣。

圖9.VIN1樣本(S0至S14)

這樣，在一個(gè)數(shù)據(jù)突發(fā)中，VIN1按照先后順序，總共被采樣15次。如圖9所示，第一樣本(S0)與最后一個(gè)樣本(S14)配對(duì)以獲得VIN11的均值結(jié)果，第二樣本(S1)與第14個(gè)樣本(S13)配對(duì)以獲得VIN12的均值結(jié)果，以此類推。注意，第八樣本保持不變，被用作原始VIN1。所有其他均值數(shù)據(jù)(VIN11至VIN17)與原始VIN1進(jìn)行比較，以獲得最終測(cè)試結(jié)果。

測(cè)試結(jié)果

測(cè)試信號(hào) = 50 Hz(電力線基頻)

對(duì)于低頻輸入信號(hào)(50 Hz)，均值信號(hào)相對(duì)于原始信號(hào)的總延遲為0。幅度和總諧波失真(THD)根本不受影響。事實(shí)上，信噪比(SNR)性能還略有改善。詳情參見(jiàn)表1。

測(cè)試信號(hào) = 250 Hz(電力線五次諧波)

當(dāng)輸入信號(hào)的頻率稍加提高到250 Hz時(shí)，均值信號(hào)相對(duì)于原始信號(hào)幾乎無(wú)延遲。幅度有−0.001 dB衰減(相當(dāng)于0.01%，與“準(zhǔn)同步采樣的邊界條件”部分所討論的數(shù)學(xué)推導(dǎo)的結(jié)果相吻合)。THD相對(duì)于原始信號(hào)總體上無(wú)變化，SNR則有0.5 dB到1 dB的改善。詳情參見(jiàn)表2。

表1.測(cè)試結(jié)果，輸入信號(hào)頻率 = 50 Hz

表2.測(cè)試結(jié)果，輸入信號(hào)頻率 = 250 Hz

測(cè)試信號(hào) = 2550 Hz(電力線51次諧波)

當(dāng)輸入信號(hào)頻率提高到2550 Hz(對(duì)于50 Hz的工頻信號(hào)來(lái)講相當(dāng)于51次諧波)時(shí)，處理結(jié)果的最大幅度誤差略有增加。均值信號(hào)S0 + S14是幅度測(cè)量的最差情況。衰減約為−0.055 dB，相當(dāng)于0.63%的誤差，與數(shù)學(xué)分析結(jié)果一致。THD相對(duì)于原始信號(hào)總體上無(wú)變化，SNR有0.5 dB到1 dB的改善。相位誤差仍然非常低(<0.01°)，在大多數(shù)電力自動(dòng)化應(yīng)用中可以忽略不計(jì)。詳情參見(jiàn)表3。

表3.測(cè)試結(jié)果，輸入信號(hào)頻率 = 2550 Hz

結(jié)論

大多數(shù)電力自動(dòng)化應(yīng)用的實(shí)際需要測(cè)量的輸入信號(hào)在50 Hz到2550 Hz范圍內(nèi)。這些應(yīng)用基本上都通過(guò)利用AD7616的靈活序列器和突發(fā)模式，來(lái)實(shí)現(xiàn)準(zhǔn)同步采樣以保證其各個(gè)模擬量通道之間被近似于同步的采樣，而且整個(gè)系統(tǒng)測(cè)量的交流精度并不會(huì)降低。