基于AD9858的線性調(diào)頻源設(shè)計(jì)

３．１ 掃頻工作模式的配置

ＡＤ９８５８有兩種工作模式，單一點(diǎn)頻模式和掃頻模式。單一點(diǎn)頻模式的配置比較簡(jiǎn)單，只需將控制寄存器（ＣＦＲ）（注：與掃頻模式的配置類似，不同點(diǎn)在于將掃頻使能位置０）和頻率調(diào)節(jié)字（ＦＴＷ）配置完畢，即可打開該功能。下面介紹掃頻工作模式的配置方法。掃頻模式需要配置的寄存器有控制寄存器（ＣＦＲ）、頻率調(diào)節(jié)字（ＦＴＷ）、步進(jìn)頻率調(diào)節(jié)字（ＤＦＴＷ）、步進(jìn)頻率斜率控制字（ＤＦＲＲＷ）和相位偏移字（ＰＯＷ），其中，控制寄存器有４個(gè)字節(jié)，地址分別為０ｘ００、０ｘ０１、０ｘ０２和０ｘ０３。由于該設(shè)計(jì)未用到ＰＬＬ功能，故與ＰＬＬ有關(guān)的控制字均置為無效。０ｘ０１的Ｂｉｔ７為掃頻使能位，將其置１可打開掃頻功能。

對(duì)于線性調(diào)頻工作狀態(tài)的實(shí)現(xiàn)，還有幾點(diǎn)需要說明。由于線性調(diào)頻信號(hào)是有時(shí)寬限制的，因此，ＡＤ９８５８具有輸出線性調(diào)頻信號(hào)的功能，但是不具有定時(shí)的功能，所以需要外部定時(shí)器來實(shí)現(xiàn)對(duì)時(shí)寬的控制。ＡＤ９８５８的線性調(diào)頻工作原理是：先指定頻率起始點(diǎn)和步進(jìn)頻率，并使頻率以系統(tǒng)時(shí)鐘的１／８或其整數(shù)倍進(jìn)行累加，但是在沒有指定上限的情況下，會(huì)一直掃到１／２參考時(shí)鐘頻率處（即奈奎斯特頻率），故需做好對(duì)上限頻率的控制。利用定時(shí)器可以實(shí)現(xiàn)對(duì)上限頻率的精確控制。

３．２ 頻率調(diào)節(jié)字的計(jì)算

設(shè)輸出頻率為ｆ０，相位累加器的位數(shù)為Ｎ，參考時(shí)鐘為ｆＳＹＳＣＬＫ，則頻率調(diào)節(jié)字為?２?：

ｆｔｗ＝?ｆ０×２Ｎ?／ｆＳＹＳＣＬＫ

３．３ 步進(jìn)頻率調(diào)節(jié)字的計(jì)算

設(shè)ｆＦ為終止頻率，ｆＳ為起始頻率，ＤＦＲＲＷ為步進(jìn)頻率斜率調(diào)節(jié)字，Ｔ為線性調(diào)頻信號(hào)時(shí)寬，則步進(jìn)頻率控制字為?３??

ＤＦＴＷ＝（｜ｆＦ－ｆｓ｜／ｆＳＹＳＣＬＫ２）?ＤＲＲＲＷ／Ｔ?×２３２

４　硬件結(jié)構(gòu)

本設(shè)計(jì)利用ＡＤ９８５８上集成的鎖相環(huán)來將６０ＭＨｚ的時(shí)鐘信號(hào)倍頻到９６０ＭＨｚ，以便使其作為ＤＤＳ的工作參考時(shí)鐘，配置芯片選用Ｘｉｌｉｎｘ公司生產(chǎn)的ＣＰＬＤ芯片ＸＣ９５１４４ＸＬ來完成。其電路的硬件結(jié)構(gòu)如圖１所示。

使用ＸＣ９５１４４ＸＬ時(shí)，可按照ＡＤ９８５８數(shù)據(jù)手冊(cè)上提供的時(shí)序來對(duì)圖中所示的端口進(jìn)行操作，以便完成對(duì)ＡＤ９８５８的配置。用６０ＭＨｚ時(shí)鐘輸入到ＰＦＤ端口可作為鑒頻器的輸入，ＶＣＯ的輸出經(jīng)功分器后，一路經(jīng)１６分頻后從ＤＩＶ端口輸入作為鑒頻器的輸入，另一路直接從端口ＲＥＦＣＬＫ輸入以作為ＤＤＳ的參考時(shí)鐘。端口ＣＰ的輸出經(jīng)環(huán)路濾波后可作為ＶＣＯ的調(diào)諧電壓。而線性調(diào)頻信號(hào)則從端口ＩＯＵＴ輸出，并經(jīng)帶通濾波器和放大器后，作為最終所需要的輸出。

５　控制流程

該設(shè)計(jì)的配置芯片選用的是Ｘｉｌｉｎｘ公司的ＸＣ９５１４４ＸＬ，控制程序采用ＶＨＤＬ語言編寫。設(shè)計(jì)輸出的線性調(diào)頻信號(hào)的起始頻率為４８ＭＨｚ，終止頻率為７２ＭＨｚ，時(shí)寬為２０μｓ，其控制流程如圖２所示。在系統(tǒng)接到上電復(fù)位信號(hào)后，可依次向ＣＦＲ、ＦＴＷ、ＤＦＴＷ、ＤＦＲＲＷ寫控制字，然后等待脈沖展寬信號(hào)的到來。脈沖展寬信號(hào)為外部激勵(lì)信號(hào)，上升沿有效。當(dāng)檢測(cè)到一個(gè)上升沿之后，系統(tǒng)將發(fā)出一個(gè)ｕｐｄａｔｅ信號(hào)（ｕｐｄａｔｅ信號(hào)的作用是將寫入寄存器的數(shù)據(jù)導(dǎo)入ＤＤＳ內(nèi)核，同時(shí)使ＤＤＳ按照新的配置開始工作），同時(shí)計(jì)數(shù)器開始計(jì)數(shù)并輸出寬度為２０μｓ的線性調(diào)頻信號(hào)，同時(shí)對(duì)地址為０ｘ０２的寄存器進(jìn)行操作，以將Ｂｉｔ３置為高電平，并使相位累加器的清零位有效。計(jì)數(shù)器計(jì)滿后會(huì)發(fā)出一個(gè)ｕｐｄａｔｅ信號(hào)，由于此時(shí)相位累加器清零位有效，此時(shí)相位累加器被清零，與此同時(shí)停止輸出線性調(diào)頻信號(hào)，然后繼續(xù)對(duì)地址為０ｘ０２的寄存器進(jìn)行操作，同時(shí)也將Ｂｉｔ３置為低電平，并使相位累加器清零位無效，此時(shí)如果接收到ｕｐｄａｔｅ信號(hào)，則線性調(diào)頻信號(hào)重新輸出。至此，系統(tǒng)將進(jìn)入等待狀態(tài)以等待脈沖展寬信號(hào)的到來，這樣依次往復(fù)，即可實(shí)現(xiàn)脈沖線性調(diào)頻信號(hào)的輸出。

６　結(jié)束語

隨著數(shù)字電子技術(shù)的發(fā)展，直接數(shù)字頻率合成得到了日益廣泛的應(yīng)用，ＤＤＳ技術(shù)也日臻完善。傳統(tǒng)線性調(diào)頻信號(hào)的產(chǎn)生方法（ＶＣＯ方法和聲表面波方法）由于線性度差、頻率穩(wěn)定度低而逐漸被淘汰。本文介紹了一種采用ＤＤＳ方式直接產(chǎn)生線性調(diào)頻信號(hào)的全數(shù)字設(shè)計(jì)方法。該方案一方面采用了當(dāng)今技術(shù)最為領(lǐng)先的ＤＤＳ芯片ＡＤ９８５８，另一方面也根據(jù)嚴(yán)格的高速電路設(shè)計(jì)理論進(jìn)行了整體規(guī)劃和布線。經(jīng)過測(cè)試，該方案的各項(xiàng)性能指標(biāo)均較高，從而證實(shí)了其可行性和前瞻性，同時(shí)也表明ＡＤ９８５８在相位噪聲、雜散抑制度、諧波抑制度等方面確有很好的表現(xiàn)。