1 運算放大器的現(xiàn)狀
運算放大器自1963年問世以來，走過了很長的發(fā)展道路，并成為所有線性系統(tǒng)中事實上的標準部件。幾乎每個大型半導體制造商的產品線中都有運算放大器這個產品。根據(jù)不同的應用需求主要分化出通用型、低電壓／低功耗型、高速型、高精度型四大類運放產品。目前放大器的性能水平已達到了如下指標，這在20世紀60年代是聞所未聞的：帶寬超過1 GHz；轉換速率超過5 000 V／μs；工作電流低于10μA；工作電壓低至0.9 V；輸入失調電壓低于20 μV。
2 精密放大器
精密放大器一般指失調電壓低于1 mV的運放，在使用過程中，他強調電路工作的低噪聲和低失調性能。隨著新型傳感器技術(如導彈陀螺、MEMS微機械傳感器等)的應用推廣以及整機性能的提高，對該類型運算放大器的精度和帶寬都提出了更高的要求。為了適應這種需求，國外IC公司已陸續(xù)推出了一些寬帶產品。
3 低噪聲失調電路技術
新型傳感器的應用對運放精度提出了更高的要求，對微傳感器來說，由于其輸出信號主要處在低頻端，且信號幅度很小，因此CMOS工藝帶來的失調和低頻1／f噪聲的增加，對微傳感器讀出電路的設計提出了巨大的挑戰(zhàn)。為了達到上一代CMOS工藝下相同的動態(tài)范圍，電路需要盡可能保持最大的輸出擺幅，以及采用各種技術降低失調電壓和1／f噪聲。
目前，主流的實現(xiàn)低失調、低噪聲的電路技術主要有：自穩(wěn)零AZ(autozero)技術、相關雙采樣CDS(CorrelatedDouble Sampling)技術和斬波穩(wěn)零CHS(Chopper Stabilization)技術。本文主要介紹AZ和CHS技術。
3.1 自穩(wěn)零技術(AZ)
3.1.1 AZ基本原理
自穩(wěn)零技術(AZ)的基本思想是，先將噪聲和失調采樣并保存，再將其從輸入或輸出的瞬態(tài)信號中除。當然也可以通過在輸入和輸出之間增加一個額外的端口來實現(xiàn)對噪聲和失調的歸零。如果噪聲信號是不隨時間變化信號(如DC失調)，他將被消除；如果是一緩慢變化的低頻隨機噪(如1／f噪聲)，將被高通濾除。其原理如圖1所示，假定輸入?yún)⒖际д{電壓為Vos，輸入?yún)⒖荚肼暈閂N。AZ過程分為兩個階段：第一階段，信號被隔離，AMP輸入被短接，在采樣脈沖的作用下，輸入失調Vos和噪聲VN被采樣并保存，并以負反饋的形式從端口N引入，輸出被控制在很小的幅度；第二階段，信號接入，如果假定Vos和VN與采樣時基本相同，那么噪聲和失調將被消除。
3.1.2 AZ對噪聲的影響
(1)對白噪聲的影響
假定運放的等效輸入白噪聲等效為-3 dB帶寬為fc的低通特性(LF)噪聲，采樣頻率為fs，通常fc＞＞fs，AZ的輸出白噪聲可以近似為：
當fcTs=5時，白噪聲在AZ過程前后的PSD可以清楚地從圖2中看出，在奈奎斯特頻率范圍內(∣fTs∣≤0.5)折疊分量占主導地位。
(2)對1／f噪聲的影響
對于閃爍噪聲(1／f)PSD我們可以通過相似的分析得到，設1／f噪聲的轉角頻率為fk。如圖3所示，由于采樣函數(shù)在DC處引入了零點，1／f噪聲被大大削弱。同時，雖然1／f噪聲是一窄帶過程，但其“尾巴”在采樣過程中引入了混疊。在奈奎斯特頻率范圍內，1／f噪聲混疊分量可以近似為：
3.1.3 存在的缺陷
AZ在消除運放失調的同時，也大大削弱了1／f噪聲，但其欠采樣過程引入了白噪聲和閃爍噪聲的頻譜混疊，使得在信號頻帶范圍內輸出白噪聲成份有所增加。同時，1／f噪聲的“尾巴”也將在采樣過程中導致輸出的混疊，加大采樣頻率可減輕混疊，但與此同時也帶來了負面效應，包括時鐘潰通(clock feed-through)和溝道電荷注入(channel charge injection)效應。
3.2 相關重采樣技術(CDS)
相關重采樣技術可以描述為AZ技術+S／H，他廣泛地應用于采樣系統(tǒng)和開關電容電路SC(Switched Capacitor Circuits)中。雖然CDS技術對輸出信號進行采樣／保持，CDS技術對AMP失調和噪聲的影響與AZ技術相似。和AZ技術一樣，CDS基帶傳輸函數(shù)Ho(fTs)同樣也在DC處引入一個零點來消除AMP的失調，同時大大削弱1／f噪聲分量；另一方面，雖然對于n≠0時的傳遞函數(shù)二者有些不同，但由于寬帶噪聲被雙采樣，他們由采樣引入的混疊成份是可以比擬的。
3.3 斬波穩(wěn)零技術(CHS)
3.3.1 基本原理
與AZ技術不同，CHS采用的是調制和解調技術，而不是采樣技術。他對信號進行偶數(shù)次采樣(兩次)，而對AMP噪聲和失調進行奇數(shù)次采樣(一次)，噪聲和失調被調制到載波的奇數(shù)次頻率處，而信號被經(jīng)過偶數(shù)次調制，被解調回基帶，通過低通濾波，可以將信號提取而將噪聲和失調抑制。
CHS的原理如圖4所示，假定輸入信號最高截止頻率為斬波頻率的一半，則不會產生信號的頻譜混疊。信號將被m1(t)調制到其奇數(shù)次頻率處，經(jīng)過AMP放大，然后再由m2(t)解調回基帶。
3.3.2 對噪聲的影響
斬波調制技術對AMP噪聲的影響可以通過圖5來說明，這里VN(t)代表了AMP引入的所有噪聲和失調，m1(t)為斬波調制的載波信號。
輸出信號的PSD可以給定為：
經(jīng)過斬波調制，噪聲被搬移至斬波頻率的奇數(shù)次諧波處。
(1)對白噪聲的影響
假定AMP的截止頻率fc為斬波頻率的5倍，即fc=5fchop，T為斬波周期。則對于白噪聲，在基帶內(∣fT∣≤0.5)噪聲特性可以用一白噪聲的PSD來近似：
圖6的結果顯示了式(4)給定的輸出白噪聲PSD對輸入白噪聲PSD歸一化的結果，不難看出，輸出PSD總是要比輸入小。對于較小的∣fcT∣，輸出PSD相對于輸入被大大削弱，當∣fcT∣>6時，輸出PSD逼近輸入的90％。
(2)對1／f噪聲的影響
CHS的斬波調制技術對AMP1／f噪聲的影響，也可以通過相似的分析得到，假定fc》fchop，圖7給出了斬波輸出1／f噪聲PSD結果，1／f噪聲的極點位置遠離了基帶，被搬移到了斬波頻率的奇數(shù)次諧波處。在基帶內1／f噪聲的PSD可以近似為一白噪聲分量：
3.3.3 存在的缺陷
雖然斬波技術(CHS)對降低AMP噪聲和失調是十分有效的，但也存在一些缺陷。最大的不足是輸出仍會存在一定的殘余失調，如果調制解調器是由MOS開關構成，則非理想特性主要包括時鐘潰通、電荷注入。通常的解決辦法是用CMOS開關來取代MOS開關，讓相反的電荷量由兩個溝道相互注入，以減小單溝道MOS開關的非線性效應。但是PMOS器件和NMOS器件的溝道電荷很難完全匹配，該方法不只能減少放大器的殘余失調，但不能完全消除。
4 精密運放未來的發(fā)展空間
在未來的幾十年內，應汽車、智能系統(tǒng)、生產線上的性能監(jiān)視子系統(tǒng)的需要，具有低失調、低噪聲特性的精密放大器將更為廣泛應用于傳感器監(jiān)視，為精密運放的發(fā)展注入新的活力的同時，也給設計師和芯片制造商提出了更高的要求。更低的噪聲、更小的失調，更小的溫度系數(shù)和更高的性價比，將成為下一代精密運放設計的焦點。電路構架、制造工藝和封裝技術的不斷發(fā)展和微調技術的不斷創(chuàng)新，將為下一代精密運放的發(fā)展提供可靠的支撐，高精度運放將在工業(yè)自動化、醫(yī)療器材、量測儀器、汽車電子、甚至軍事國防等不同領域扮演日趨重要的角色。
下載文檔
