阻變型非易失性存儲器單元電路結(jié)構(gòu)設(shè)計與Spice仿真

O 引 言
    隨著微電子工藝進入45 nm技術(shù)節(jié)點，基于傳統(tǒng)浮柵MOSFET結(jié)構(gòu)的FLASH存儲器將遇到極為嚴(yán)重的挑戰(zhàn)，相鄰存儲器件單元之間的交叉串?dāng)_(Cross—Talk)變得顯著而無法忽略。對此學(xué)術(shù)界和工業(yè)界主要從阻變型非易失性存儲技術(shù)和納米晶浮柵結(jié)構(gòu)非易失性存儲技術(shù)兩方面對下一代非易失性存儲器技術(shù)進行研究，在此設(shè)計了 RRAM存儲器單元結(jié)構(gòu)并對其電路單元的延時和功耗進行仿真。

1 阻變型非易失性存儲器單元電路結(jié)構(gòu)設(shè)計
    基于阻變非易失性存儲器的1T1R(1 Transistorand 1RRAM Device)結(jié)構(gòu)單元，如圖1所示，將1個RRAM存儲器件和1個MOS晶體管串聯(lián)組成了1個有源結(jié)構(gòu)。在圖1中，當(dāng)PL端輸入低電平GND，BL端輸入高電平VDD時，如果WL端輸入電平高于MOS管的閾值電壓，則MOS管溝道導(dǎo)通，與MOS管串聯(lián)的RRAM存儲單元被訪問，RRAM兩端被施加了一個正向的電壓降。如果該電壓降大于RRAM器件SET過程的阻變閾值，則RRAM器件轉(zhuǎn)變成低阻態(tài)，即完成了寫“1”的過程。反之，當(dāng)BL端輸入低電平 GND，而PL端輸入高電平VDD時，如果該電壓降大于RRAM器件RESET過程的阻變閾值，則RRAM器件又變回高阻態(tài)，完成了寫“O”的過程。當(dāng) WL端輸入的電壓不足以開啟MOS管時，M0S管處相當(dāng)于斷開了，對應(yīng)的RRAM器件不會被訪問。

2 lTlR結(jié)構(gòu)RRAM單元電路Spice仿真
2．1 1T1R結(jié)構(gòu)RRAM的I一V模型
    阻變型非易失性存儲RRAM器件在外加電壓下的I—V轉(zhuǎn)變特性有兩種情況，一種是雙極性RRAM(Bipolar RRAM)，即電阻的轉(zhuǎn)變發(fā)生在相反的電壓極性上；另一種是單極性RRAM(Unipolar RRAM)，即電阻的轉(zhuǎn)變發(fā)生在同一電壓極性上。此外，還存在一種特殊的情況，就是正反極性的電壓作用都可以使得RRAM的狀態(tài)轉(zhuǎn)變?yōu)橄喾礌顟B(tài)，稱為無極性RRAM(Nonpolar RRAM)，但在具體應(yīng)用中主要考慮上述前兩種類型。所以，圖2分別給出了雙極性RRAM和單極性RRAM的I一V模型。

雖然通過實驗可以得到單個RRAM存儲器件的擦寫速度和功耗，但它與1T1R結(jié)構(gòu)整個存儲單元的速度和功耗存在很大不同，因為需要考慮MOS管可能引入的對存儲單元速度和功耗性能的影響。
2．2 RRAM單元電路延時特性的Spice仿真與分析
    基于上面建立的雙極型和單極型RRAM模型，針對圖1所示的1T1R存儲單元結(jié)構(gòu)，使用Spice電路仿真軟件對RRAM單元電路部分引起的延時特性進行了仿真。

如圖3所示，對于雙極型RRAM存儲器，SET過程比RESET過程明顯慢得多。而且在SET過程中，器件的阻變閾值uT越大，寫操作的速度成量級的變慢；在RESET過程中，隨著器件的阻變閾值變大，寫操作的速度變慢的趨勢較緩和，并且趨于飽和。這可能是因為MOS管本身溝道傳輸?shù)脑绰┎粚ΨQ性。此外，隨著MOS管尺寸減小，1T1R結(jié)構(gòu)存儲單元的存儲速度變慢，這可能是由于MOS管的工作電流隨著尺寸的減小而減小，所以驅(qū)動RRAM器件電阻轉(zhuǎn)變的能力減小。
    圖4與圖3比較，可以發(fā)現(xiàn)，圖4中單極型RRAM存儲器SET過程和雙極型SET過程是一致的，隨著器件尺寸減小整體變化趨勢相同。但是，對于RESET 過程，單極型RRAM的存儲速度比SET過程要慢，同時在RESET過程比SET過程減慢的更嚴(yán)重，這與雙極型RRAM不同。但是這也符合上面對雙極型 RRAM的RESET過程的判斷，雙極型RRAM利用了MOS管的雙向不對稱傳輸?shù)奶匦?，而單極型RRAM的SET和RESET過程都是在正電壓下完成的，在SET過程中，RRAM處于高阻態(tài)，兩端分壓大，容易獲得驅(qū)動電阻轉(zhuǎn)變所需的電壓降，寫的速度快；而在RESET過程中，RRAM處于低阻態(tài)，需要更多的時間獲得足夠驅(qū)動電阻轉(zhuǎn)變的電壓降，寫的速度慢。

由此可知，基于1T1R存儲單元結(jié)構(gòu)，雙極型RRAM存儲器比單極型RRAM存儲器更有優(yōu)勢，因為其RESET過程的寫速度要快得多，達(dá)到一個量級以上。同時，如圖3和圖4所示，1T1R存儲單元結(jié)構(gòu)對單極型RRAM存儲器的RESET過程的驅(qū)動能力也有限，只達(dá)到1 V左右，這就增加了在1T1R單元存儲結(jié)構(gòu)中使用單極型RRAM存儲器的限制。
    在圖5中，以SET過程為例，反映了BL和WL端的輸入脈沖電壓值uP對RRAM器件速度的影響，并針對180 nm，90nm和65 nm MOS管的情況進行了比較。由的延時圖可見，隨著BL和WL端的輸入脈沖電壓的增加，基于1T1R結(jié)構(gòu)的RRAM存儲單元在SET過程的寫速度總體上是不斷增加的。這說明基于1T1R結(jié)構(gòu)的RRAM存儲器存在對高速度和低功耗要求的矛盾，需要在具體設(shè)計中進行折衷考慮。需要注意的是，當(dāng)前討論的所有延時都是1T1R結(jié)構(gòu)中MOS晶體管對存儲電路單元造成的延時影響tMOS，并沒有考慮RRAM器件本身的延時tnRRAM實際應(yīng)該是 tDELAY=tMOS+tRRAM。

2．3 RRAM單元電路功耗的Spice仿真與分析
    基于上面建立的雙極型和單極型RRAM模型，下面針對圖1所示的1T1R存儲單元結(jié)構(gòu)，使用Spice電路仿真軟件對RRAM單元電路部分造成的功耗進行了仿真。
    由于雙極型和單極型RRAM存儲器的SET和RESET過程的電阻轉(zhuǎn)變所需的驅(qū)動能力不同，圖6和圖7分別為對應(yīng)的器件對1T1R結(jié)構(gòu)存儲單元總功耗pM的影響，并同時比較了對應(yīng)180 nm，90 nm和65 nmMOS管的情況。
    由圖6和圖7可以看到，無論是雙極型還是單極型RRAM存儲器，RESET過程的功耗比SET過程要大得多，可能是因為RESET過程中，RRAM處于低阻態(tài)，流過單元電路的電流很大；而SET過程中，RRAM處于高阻態(tài)，流過單元電路的電流很小。
    另外，無論是雙極型還是單極型RRAM存儲器，1T1R結(jié)構(gòu)的存儲單元的總功耗與MOS管的尺寸無關(guān)。這也表明，隨著MOS管的尺寸減小，對適用于1T1R存儲單元結(jié)構(gòu)的雙極型和單極型RRAM器件性能指標(biāo)的要求都更加嚴(yán)格。

3 結(jié) 語
    針對阻變非易失性存儲器技術(shù)，設(shè)計了基于1T1R結(jié)構(gòu)的存儲單元，并使用Spice仿真軟件，對基于1T1R結(jié)構(gòu)的雙極型和單極型的RRAM存儲單元電路的速度和功耗特性進行模擬仿真，并對結(jié)果進行總結(jié)和分析，為RRAM器件的進一步應(yīng)用提供參考和幫助。